[发明专利]基于数据信号占空比和相位调制/解调的同步数据链路吞吐量增强技术

权利要求书

1.一种方法，包括：

由发射机接收要传送的多个比特；

由所述发射机生成时钟信号以及与所述时钟信号不同的同步信号；

由所述发射机基于所述时钟信号来对所述多个比特进行编码以生成表示所述多个比特的多比特信号；以及

由所述发射机在与所述同步信号的循环的一半对应的时段期间经由总线来传送所述多比特信号。

2.如权利要求1所述的方法，其特征在于，所述时钟信号是由与生成所述同步信号的第二时钟不同的第一时钟生成的。

3.如权利要求1所述的方法，其特征在于，还包括确定对应于所述多个比特的码元，其中所述多比特信号不同于所述同步信号并且是基于所述码元来编码的。

4.如权利要求3所述的方法，其特征在于，还包括基于所述码元来调制所述多比特信号的相位和所述多比特信号的占空比中的至少一者，其中所述多比特信号在所述时段期间包括至多三次转变。

5.如权利要求1所述的方法，其特征在于，所述时钟信号由内部时钟生成，其中所述同步信号是基于不同于所述内部时钟的第二时钟生成的，并且其中所述时钟信号具有第一频率，所述第一频率高于所述同步信号的第二频率。

6.如权利要求1所述的方法，其特征在于，所述时钟信号由包括环形振荡器的内部时钟生成。

7.如权利要求1所述的方法，其特征在于，所述多个比特在经由所述总线耦合至存储器设备的处理器处被接收。

8.如权利要求7所述的方法，其特征在于，还包括经由所述总线来传送所述同步信号，其中所述多比特信号是通过执行相位调制和占空比调制中的至少一者来生成的，并且其中所述存储器设备包括双倍数据率(DDR)同步动态随机存取存储器(SDRAM)。

9.一种装置，包括：

输入接口，其被配置成接收要传送的多个比特；

同步信号逻辑，其被配置成生成同步信号；以及

信号生成逻辑，其被配置成：

生成时钟信号；

基于所述时钟信号来对所述多个比特进行编码以生成表示所述多个比特的多比特信号；以及

在与所述同步信号的循环的一半对应的时段期间经由总线来传送所述多比特信号，其中所述同步信号不同于所述时钟信号。

10.如权利要求9所述的装置，其特征在于，所述时钟信号是由与生成所述同步信号的第二时钟不同的第一时钟生成的。

11.如权利要求9所述的装置，其特征在于，所述信号生成逻辑还被配置成确定对应于所述多个比特的码元，其中所述多比特信号不同于所述同步信号，并且其中所述信号生成逻辑基于所述码元对所述多比特信号进行编码。

12.如权利要求11所述的装置，其特征在于，所述信号生成逻辑包括被配置成基于所述码元来调制所述多比特信号的相位和所述多比特信号的占空比中的至少一者的调制逻辑，并且其中所述多比特信号在所述时段期间包括至多三次转变。

13.如权利要求9所述的装置，其特征在于，所述信号生成逻辑在对所述多比特信号的调制期间响应于所述时钟信号，其中所述同步信号是基于不同于所述时钟信号的系统时钟信号来生成的，并且其中所述时钟信号具有第一频率，所述第一频率高于所述同步信号的第二频率。

14.如权利要求9所述的装置，其特征在于，还包括被配置成生成所述时钟信号的环形振荡器。

15.如权利要求9所述的装置，其特征在于，还包括被配置成经由所述总线来传送所述同步信号的同步信号逻辑，其中所述输入接口、所述信号生成逻辑、以及所述同步信号逻辑被集成到至少一个半导体管芯中。