[发明专利]基于数据信号占空比和相位调制/解调的同步数据链路吞吐量增强技术

说明书

公开了一种基于数据信号占空比和相位调制/解调的同步数据链路吞吐量增强技术。一种方法包括接收要传送的多个比特、对该多个比特进行编码以生成表示该多个比特的多比特信号、以及在与同步信号的循环的一半对应的时段期间经由同步接口来传送该多比特信号。

相关申请的交叉引用

本申请要求共同拥有的于2013年5月6日提交的美国非临时专利申请No.13/887,846的优先权，该非临时专利申请的内容通过援引全部明确纳入于此。

领域

本公开一般涉及使用占空比调制和相位调制经由同步数据链路来传送和接收数据。

相关技术描述

存储器设备(诸如双倍数据率(DDR)同步动态随机存取存储器(SDRAM)存储器设备)利用同步信号(例如，时钟信号)来向处理器传送数据以及从处理器接收数据。同步信号可以是从第一值(例如，逻辑低值)振荡到第二值(例如，逻辑高值)的振荡信号。同步信号可以按特定频率从第一值振荡到第二值。同步信号以及数据可经由总线传送。在同步信号具有第一值时的时间期间(例如，在同步信号的循环的前一半期间)，第一数据比特可从处理器传送到存储器设备、或自处理器向存储器设备传送。在同步信号具有第二值时的时间期间(例如，在同步信号的循环的后一半期间)，第二数据比特可从处理器传送到存储器设备、或自处理器向存储器设备传送。因此，在同步信号的每个循环期间，存储器设备可向处理器传送两比特数据或从处理器接收两比特数据。

增大存储器设备(例如，DDR SDRAM)可经由总线向处理器传送数据或从处理器接收数据的速率可通过提高同步信号的频率来实现(即，减少同步信号完成一个循环的时间量)，这导致存储器设备向处理器传送数据或从处理器接收数据的速率相应增大。这种增大存储器设备向处理器传送数据或从处理器接收数据的速率的办法可能需要对处理器、存储器设备、以及包括用于承载数据和同步信号的总线的一部分的电路板进行修改。同步信号的频率的每次增大可能增加处理器、存储器设备、以及电路板的制造成本和复杂度。

概述

使用与同步信号(例如，外部时钟信号)不同步的内部时钟信号来调制要从存储器设备传送或在存储器设备处接收的多比特信号的相位和/或占空比可增加在同步信号的每个循环期间可传送的比特数，而无需同步信号的频率的相应增大。因此，可在不显著增加存储器设备、处理器、以及包括用于承载从处理器到存储器设备的数据和同步信号的总线的一部分的电路板的复杂度和制造成本的情况下实现数据吞吐量的增大。

在一特定实施例中，一种方法包括接收要传送的多个比特。该方法还包括生成表示该多个比特的多比特信号。该方法还包括在与同步信号的循环的一半对应的时段期间经由同步接口来传送该多比特信号。

在另一特定实施例中，一种装置包括输入接口和信号生成逻辑。该输入接口可被配置成接收要传送的多个比特。该信号生成逻辑可被配置成生成表示该多个比特的多比特信号，并且在与同步信号的循环的一半对应的时段期间经由同步接口来传送该多比特信号。

在另一特定实施例中，一种计算机可读存储设备包括指令，该指令在由处理器执行时使该处理器在与同步信号的循环的一半对应的时段期间经由总线从发射机接收多比特信号。该计算机可读存储设备还包括当由处理器执行时使该处理器确定由该多比特信号所表示的多个比特的指令。该计算机可读存储设备还包括当由处理器执行时使该处理器基于同步信号将该多个比特存储在存储器设备的一个或多个存储元件处的指令。

在另一特定实施例中，一种设备包括用于接收要传送的多个比特的装置。该设备还包括用于生成表示该多个比特的多比特信号的装置。该设备还包括用于在与同步信号的循环的一半对应的时段期间经由同步接口来传送该多比特信号的装置。