[发明专利]基于NAND串电流检测编程字线

说明书

通过在所有存储器单元处于导电状态时测量块中的参考组合电流(Iref)来确定NAND串的块中的编程字线的数目(Nwl)。接着，为了确定字线是否是编程字线，在将分界电压施加至选择的字线的情况下测量块中的附加组合电流(Iadd)。如果Idd比Iref小了至少一定裕量，则选择的字线被确定为编程字线。Nwl可以用于通过以下方式来调节擦除操作的擦除验证测试：使擦除验证测试在所述数目相对小时相对难以通过而在所述数目相对大时相对易于通过。或者，Nwl可以用于识别下一字线，以在块中进行编程。

背景技术

本技术涉及用于非易失性存储器的技术。

在各种电子设备中使用半导体存储器。例如，在以下设备中使用非易失性半导体存储器：蜂窝电话、数字摄影机、个人数字助理、移动计算设备、非移动计算设备以及其它设备。电可擦除可编程只读存储器(EEPROM)和闪存属于最普遍的非易失性半导体存储器。

EEPROM和闪存两者利用了浮栅，其位于半导体衬底中的沟道区之上并且与该沟道区绝缘。浮栅位于源极区与漏极区之间。控制栅极设置在浮栅之上并且与浮栅绝缘。晶体管的阈值电压由浮栅上所保留的电荷量来控制。也就是说，由浮栅上的电荷电平来控制在晶体管被接通之前必须施加给控制栅极的最小电压量，以许可在晶体管的源极与漏极之间进行传导。

此外，已建议超高密度存储设备使用有时称为位成本可扩展(BiCS)架构的3D堆叠式存储器结构。例如，3D NAND堆叠式存储器设备可以由交替的导电层和介电层的阵列形成。在层中钻有存储器孔，以同时限定许多存储器层。然后，通过使用合适的材料填充存储器孔来形成NAND串。直的NAND串在一个存储器孔中延伸，而管状或U型NAND串(P-BiCS)包括成对的存储器单元的竖直列，其在两个存储器孔中延伸并且通过底背栅而被接合。存储器单元的控制栅极由导电层提供。

当对2D EEPROM或3D EEPROM或者闪存设备(例如NAND闪存设备)进行编程时，通常将编程电压施加至控制栅极而将位线接地。来自沟道的电子被注入浮栅。当电子在浮栅中累积时，浮栅变成带负电荷，而存储器单元的阈值电压升高使得存储器单元处于编程状态。可以执行编程验证操作，以确定存储器单元的阈值电压已升高到期望电平以上。

类似地，当擦除闪存设备时，施加擦除电压，并且执行擦除验证操作，以确定存储器单元的阈值电压已减小到期望电平以下。

附图说明

图1A是NAND串的俯视图。

图1B是图1A的NAND串的等效电路图。

图2是图1A的NAND串的横截面图。

图3描绘了块BLK0中的例如在图1A至图2中示出的三个示例NAND串。

图4是包括图3的BLK0以及附加块BLK1和BLK2的NAND闪存单元的阵列400的框图。

图5是包括图4的阵列400的非易失性存储器系统的框图。

图6A描绘了在未考虑编程字线的数目的擦除操作之后处于擦除状态的存储器单元的阈值电压(Vth)分布。

图6B描绘了在编程操作之后跟随图6A的Vth分布。

图6C描绘了在考虑了编程字线的数目的擦除操作之后处于擦除状态的存储器单元的Vth分布。

图6D描绘了在编程操作之后跟随图6C的Vth分布。

图7描绘了包括编程字线WL0至WL5和擦除字线WL6至WL63的部分编程块BLK0的示例。

图8A描绘了用于擦除块的示例过程。

图8B描绘了根据图8A的步骤801的用于确定编程字线的数目(Nwl)的示例过程。

图8C描绘了根据图8A的步骤802的用于基于Nwl使用擦除验证测试执行擦除操作的示例过程。