[发明专利]针对3D非易失性存储器的动态擦除电压步长选择有效
申请号: | 201480032198.X | 申请日: | 2014-09-05 |
公开(公告)号: | CN105453183B | 公开(公告)日: | 2019-10-18 |
发明(设计)人: | 文迪·奥;曼·L·木伊;董颖达;东谷政昭 | 申请(专利权)人: | 桑迪士克科技有限责任公司 |
主分类号: | G11C16/04 | 分类号: | G11C16/04;G11C16/14 |
代理公司: | 北京市柳沈律师事务所 11105 | 代理人: | 王珊珊 |
地址: | 美国德*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 针对 非易失性存储器 动态 擦除 电压 步长 选择 | ||
1.一种用于在3D堆叠式非易失性存储器设备中进行擦除的方法,包括:
访问指示所述3D堆叠式非易失性存储器设备中的编程-擦除周期量的数据,所述3D堆叠式非易失性存储器设备(100)包括交替的字线层(WLL0-WLL23)和电介质层(D0-D24),以及形成在存储器孔(MH0,MH0-1,MH0-2,…,MH0-14)中的存储器单元的多个NAND串(NS0,NS0-1,NS0-2,…,NS0-14),所述存储器孔延伸通过所述层,每个存储器单元具有由所述字线层之一形成的控制栅极,并且每个NAND串包括漏极端(232)和源极端(242);以及
关于一个或更多个选定字线层的选定存储器单元的擦除操作,向所述NAND串的漏极端或源极端中的至少一个依次施加多个擦除电压(Verase_initial,Verase2,Verase3,Verase4,Verase5),每个擦除电压将所述NAND串的相应本体(CH)充电至充电状态,在此之后所述一个或更多个选定字线层的电压被驱动至更低,使得所述选定存储器单元的阈值电压被驱动至更低,其中,所述多个擦除电压包括初始擦除电压(Verase_initial)和后续擦除电压(Verase2),所述后续擦除电压自所述初始擦除电压起以基于所述数据的步长(dVerase1)逐级升高,当所述编程-擦除周期量相对较大时所述步长相对较大,并且在擦除操作的开始时所述数据可用。
2.根据权利要求1所述的方法,其中,
在对所述NAND串的漏极端或源极端中的所述至少一个施加所述初始擦除电压之后并且在对所述NAND串的漏极端或源极端中的所述至少一个施加所述后续擦除电压之前:确定所述选定存储器单元的阈值电压分布的度量,以及基于所述度量和所述数据来确定所述步长;并且
当所述度量相对较大时所述步长相对较大。
3.根据权利要求2所述的方法,其中,
基于所述阈值电压分布的上尾与擦除-验证电压之间的差来确定所述阈值电压分布的度量。
4.根据权利要求2所述的方法,其中,
根据所述阈值电压分布的度量除以斜率(dVth/dVerase)来确定所述步长,其中,所述斜率是在所述擦除电压变化的情况下所述选定存储器单元的阈值电压的预期变化的量值,并且当所述编程-擦除周期量相对较大时所述斜率相对较小。
5.根据权利要求1至4中任一项所述的方法,其中,
指示所述编程-擦除周期量的所述数据包括编程-擦除周期的计数;并且
当所述编程-擦除周期的计数相对较大时所述步长相对较大。
6.根据权利要求1至4中任一项所述的方法,其中,
指示所述编程-擦除周期量的所述数据包括用于在编程操作中对所述选定存储器单元的至少一个子集进行编程的编程循环的计数;并且
当所述编程循环的计数相对较小时所述步长相对较大。
7.根据权利要求1至4中任一项所述的方法,其中,
指示所述编程-擦除周期量的所述数据包括初始编程电压(Vpgm_initial),其中基于用于在编程操作中对所述选定存储器单元的至少一个子集进行编程的编程循环的计数来调节所述初始编程电压;并且
当所述编程循环的计数相对较小时所述步长相对较大。
8.根据权利要求1至4中任一项所述的方法,其中,
所述一个或更多个选定字线层包括多个选定字线层;并且
针对所述多个选定字线层中的每个选定字线层分别保持指示所述编程-擦除周期量的所述数据。
9.根据权利要求8所述的方法,其中,
指示3D堆叠式非易失性存储器设备中的编程-擦除周期量的所述数据基于针对每个选定字线层分别保持的数据的平均值或中值。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于桑迪士克科技有限责任公司,未经桑迪士克科技有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201480032198.X/1.html,转载请声明来源钻瓜专利网。