[发明专利]具有宽带隙晶体管解码器的3D非易失性存储器

权利要求书

1.一种3D堆叠式非易失性存储器设备，包括：

多个导电字线层(WL0，WL1，……)；

在堆叠中与所述导电字线层交替的多个绝缘层(D0，D1，……)；

多个非易失性存储元件串(NSA0，NSA1，……)，每个非易失性存储元件串包括多个非易失性存储元件，所述非易失性存储元件中的每个非易失性存储元件与所述多个导电字线层中的一个导电字线层相关联；以及

多个字线选择栅晶体管(231)，所述字线选择栅晶体管中的单独的一个字线选择栅晶体管包括具有由宽带隙半导体形成的主体的薄膜晶体管，其中，每个所述字线选择栅晶体管位于所述导电字线层中的一个导电字线层中。

2.根据权利要求1所述的3D堆叠式非易失性存储器设备，其中，所述宽带隙半导体包括氧化物半导体。

3.根据权利要求1或2所述的3D堆叠式非易失性存储器设备，其中，所述多个导电字线层由金属形成，所述金属与所述宽带隙半导体接触。

4.根据权利要求1或2所述的3D堆叠式非易失性存储器设备，其中，在宽带隙半导体中的掺杂水平是相对均匀的。

5.根据权利要求1或2所述的3D堆叠式非易失性存储器设备，其中，所述薄膜晶体管包括至少部分地由所述宽带隙半导体形成的漏极和源极。

6.根据权利要求1或2所述的3D堆叠式非易失性存储器设备，其中，所述薄膜晶体管还包括：

栅电极；以及

围绕所述栅电极的栅极电介质，所述栅电极与所述栅极电介质之间的界面相对于所述字线层垂直地延伸，宽带隙半导体主体围绕所述栅极电介质，所述栅极电介质与所述宽带隙半导体主体之间的界面相对于所述字线层垂直地延伸。

7.根据权利要求6所述的3D堆叠式非易失性存储器设备，其中，所述栅电极具有大于所述宽带隙半导体的功函数的功函数。

8.根据权利要求1或2所述的3D堆叠式非易失性存储器设备，其中，所述多个非易失性存储元件串是NAND串。

9.一种形成3D堆叠式非易失性存储器设备的方法，所述方法包括：

形成多个导电字线层；

形成在堆叠中与所述导电字线层交替的多个绝缘层；

形成多个非易失性存储元件串，每个非易失性存储元件串包括多个非易失性存储元件，所述非易失性存储元件中的每个非易失性存储元件与所述多个导电字线层中的一个导电字线层相关联；以及

形成多个字线选择栅晶体管，其中，每个所述字线选择栅晶体管形成在所述导电字线层中的一个导电字线层中，所述字线选择栅晶体管中的单独的一个字线选择栅晶体管包括具有由宽带隙半导体形成的主体的薄膜晶体管。

10.根据权利要求9所述的方法，其中，形成多个导电字线层包括：由金属形成所述多个导电字线层。

11.根据权利要求9或10所述的方法，其中，形成多个字线选择栅晶体管还包括：

对所述宽带隙半导体进行掺杂以形成用于所述薄膜晶体管的漏极和源极。

12.根据权利要求9或10所述的方法，还包括：

执行主体的N₂O等离子体处理。

13.根据权利要求9或10所述的方法，其中，由宽带隙半导体形成多个字线选择栅晶体管包括：由金属氧化物半导体形成所述主体。

14.根据权利要求9或10所述的方法，其中，形成所述薄膜晶体管还包括：

形成栅电极；

形成围绕所述栅电极的栅极电介质，所述栅电极与所述栅极电介质之间的界面相对于所述字线层垂直地延伸；以及

形成围绕所述栅极电介质的宽带隙半导体主体，所述栅极电介质与所述宽带隙半导体主体之间的界面相对于所述字线层垂直地延伸。