[发明专利]电子硬件组件

说明书

本发明涉及一种电子硬件组件，包含至少第一和第二薄片元件，其中第一薄片元件包含裸芯片，裸芯片包含衬底、功能区域和第一保护层，以及第二薄片元件包含第二保护层，其中第一和第二薄片元件堆叠设置，使得第一薄片元件的功能区域设置在组件内大体上第一和第二保护层之间。

技术领域

本发明涉及电子硬件组件，及关联的方法。具体来说，但不是唯一地，本发明涉及在电子硬件组件内提供保护层。

背景技术

在一些环境中，需要为电子硬件提供物理安保。例如，需要保护存储在存储器或处理设备内的数据。这些数据可能包含密码匙或任何其他敏感信息。因此已知的是将这些硬件封装在涂层内，在一些情况下涂层配置成使得，如果封装材料被损害，那么数据就会消失，或要不然造成不能使用。

一种已知技术，如在图1A中示出的，是在损害响应网(tamper responsive mesh)102(例如W.L.Gore&Associates公司的产品)内包覆硬件，损害响应网由电气矩阵组成，电气矩阵可基于电阻变化探测侵入企图。在图1A的例子中，示出了容纳有堆叠芯片“芯片上系统”封装101的安全模块100，包含安装在专用集成电路(ASIC)106顶部上的动态存储器(DRAM)芯片104。堆叠的芯片104、106依次安装在中间衬底108上，在这个例子中中间衬底108包含垂直互连通路(通孔)110(为了清楚起见仅标注了两个)，其允许数据和电力穿过中间衬底108。然后通过许多焊球结合112将这些元件安装在印刷电路板(PCB)114上。就像本领域技术人员理解的那样，PCB 114也会包含连接，其穿过损害响应网102。为了附加的安全，还用封装树脂116包围整个封装以形成安全模块100。

本领域技术人员也熟悉在芯片级别上提供这样保护的方法，如在图1B中示意性示出的。就像本领域技术人员熟悉的那样，芯片或‘裸芯片(die)’150一般以层构造在衬底152上，衬底通常(但也不是总是)由硅形成。功能性元件在光刻工艺中或添加到衬底152或由衬底152的材料形成，以形成裸芯片150部分，在此称为“功能区域”154，并且其设计成允许裸芯片150执行其预期的功能。就像本领域技术人员熟悉的那样，裸芯片150的功能通过形成处理过的硅的层(其是功能区域154内的一些层)、沉积材料或类似方式来限定。一个已知的抗损害选择是在裸芯片150内包含上金属层以提供损害屏蔽156(主动和/或被动)来减弱这些攻击。例如，损害屏蔽156可包含一个或多个设置成线圈(通常正方形或长方形线圈)的金属迹线，或作为一系列平行迹线，或类似物。但是，这种方法具有严重的残余漏洞——攻击可穿过衬底152从裸芯片150的基底处发起。

为了解决这个问题，本领域技术人员会用单独的网来包覆裸芯片(和/或包含裸芯片的封装)，如上面描述的Gore网，但是这会增加复杂性和制造工艺成本。

发明内容

根据本发明的第一个方面，提供了一种电子硬件组件，该组件包含至少第一和第二薄片元件，

其中第一薄片元件包含裸芯片，裸芯片包含衬底、功能区域和第一保护层，

且第二薄片元件包含第二保护层，

其中第一和第二薄片元件堆叠设置，使得第一薄片元件的功能区域设置在组件内大体上第一和第二保护层之间。

应理解的是，术语“功能区域”意指允许裸芯片为了预期目的操作的区域。因此，通过例子，如果裸芯片设置成是提供存储的，那么功能区域就提供数据存储。但是如果裸芯片预期提供更加复杂的集成电路(IC)，那么它可包含多个交叠的功能层或单元。一些功能层/单元可例如扩散有杂质，而其他可注入有离子，或由多晶硅或金属形成以提供导电功能层，或作为限定功能层之间的连接或类似物。。作为另一实施例，电容结构将具有包含平行导电板和这些板之间的绝缘材料层的功能层。其他功能层类型和结构对本领域技术人员来说是熟悉的。