[发明专利]用于分裂栅非易失性存储器单元的自对准源极的形成

说明书

本发明公开了一种存储器装置，所述存储器装置具有一对导电浮栅，所述导电浮栅具有彼此面对的内侧壁，并且设置在第一导电类型的衬底上面并与其绝缘。一对间隔开的导电控制栅，所述导电控制栅各自设置在所述浮栅中的一个上面并与其绝缘，并且各自包括彼此面对的内侧壁。一对绝缘材料的第一间隔物，所述第一间隔物沿着控制栅内侧壁并且在所述浮栅上面延伸。所述浮栅内侧壁与所述第一间隔物的侧表面对准。一对绝缘材料的第二间隔物各自沿着所述第一间隔物中的一个并且沿着所述浮栅内侧壁中的一个延伸。形成到所述衬底中的沟槽，所述沟槽具有与所述第二间隔物的侧表面对准的侧壁。设置在所述沟槽中的硅碳。注入到所述硅碳中的材料，所述材料形成具有第二导电类型的第一区域。

相关专利申请

本申请要求2013年7月5日提交的美国临时申请No. 61/843,189的权益，并且该美国临时申请以引用方式并入本文。

技术领域

本发明涉及非易失性闪存单元的制造。

背景技术

分裂栅非易失性闪存单元是本领域中已知的，包括具有选择栅、浮栅、控制栅、和擦除栅的那些存储器单元。例如，美国专利No. 7,927,994公开了此类存储器单元的形成，该专利出于所有目的以引用方式并入。

’994专利的图3L示出源极区16在两个浮栅之间并且在擦除栅24下方的衬底中形成。’994专利描述并示出（在图3G中）源极区16通过一对栅堆栈之间的离子注入而形成，其中每个栅堆栈包括浮栅、控制栅、绝缘层、和侧间隔物（包括用于限定浮栅的内侧壁的同一侧间隔物）。到衬底中的源极区注入由相对浮栅的内边缘（以及在浮栅上面的用于通过多晶硅蚀刻限定那些边缘的侧间隔物）来限制和限定。

图1为使用’994专利的技术形成的存储器阵列的俯视图。STI隔离区域10设置在包含存储器单元的有源区域12的列之间。控制栅线14平行于源极线16延伸。控制栅线14与源极线16之间的间距18（即，CG至SL间距18）必须足够宽以避免相邻浮栅的短路。间距18取决于控制栅14和源极线16之间的对准。如果控制栅14与源极线16在一个方向上未对准，将使得间距18在一侧上较大，而在另一侧上较小，并且可能导致较小CG至SL间距的两个相邻浮栅之间的泄漏。必须保持足够的CG至SL间距18以避免这种泄漏发生。由于控制栅线14和源极线16之间的未对准问题，这个间距难以减小。此外，源极线16的宽度取决于颈部空间24，该颈部空间可根据光刻的定义和复杂的扩散（有源）OPC（光学邻近校正）的图案而改变，通常需要所述OPC以更好地限定隔离区域10的拐角区域20，从而随着临界尺寸缩小以受控方式更好地限定SL颈部区域22和SL颈部空间24。

需要以更好地有利于按比例减小存储器单元阵列的尺寸的方式形成源极区。

发明内容

上述问题和需要由存储器装置解决，所述存储器装置具有：一对间隔开的导电浮栅，所述导电浮栅包括彼此面对的内侧壁，其中浮栅设置在第一导电类型的衬底上面并且与其绝缘；一对间隔开的导电控制栅，所述导电控制栅各自设置在浮栅中的一个上面并且与其绝缘，其中控制栅中的每个包括相对的内侧壁和外侧壁，并且其中控制栅的内侧壁彼此面对；一对绝缘材料的第一间隔物，所述第一间隔物沿着控制栅的内侧壁延伸并且设置在浮栅上面，其中浮栅的内侧壁与该对第一间隔物的侧表面对准；一对绝缘材料的第二间隔物，所述第二间隔物各自沿着第一间隔物中的一个并且沿着浮栅中的一个的内侧壁延伸；形成到衬底中的沟槽，该沟槽具有与该对第二间隔物的侧表面对准的侧壁；设置在沟槽中的硅碳；以及注入到硅碳中的材料，该材料在硅碳中形成具有第二导电类型的第一区域。