[发明专利]用于增强模式氮化镓晶体管的具有自对准凸出部的栅极

说明书

技术领域

本发明一般地涉及晶体管，并且更具体地，涉及在栅极与2DEG区域之间具有减小的栅极漏损电流的增强模式GaN晶体管。

背景技术

氮化镓半导体装置由于它们在高频切换以携带大电流并支持高电压的能力而越来越被需要。这些装置的发展已被普遍地用在高功率/高频应用。制造用于这些类型应用的装置是基于显现高电子移动性且被不同地称为异质接面场效应晶体管(HFET)、高速电子移动性晶体管(HEMT)、或调制掺杂场效应晶体管(MODFET)的一般性装置结构。这些类型的装置通常可例如在100kHz至100GHz的高频率操作时能够承受例如30V至2000V的高电压。

氮化镓HEMT装置包括具有至少两氮化物层的氮化物半导体。不同的材料形成于半导体或形成于缓冲层上，使得这些层具有不同的带隙。在相邻的氮化物层中的不同材料也导致极化，这有利于接近两层的接合处的导电性二维电子气(2DEG)区域，特别是在具有较窄带隙的层中。

导致极化的氮化物层通常包括邻近一层氮化镓的氮化铝镓阻挡层以包括2DEG，其允许电荷流经装置。该阻挡层可被掺杂或不掺杂。由于2DEG区域在零栅极偏压的状态下存在于栅极下方，大多数氮化物装置通常位于耗尽模式装置。如果2DEG区域在零施加栅极偏压的状态下位于栅极下方被耗尽(即，被移除)，则该装置可以是增强模式装置。增强模式装置是常闭的并且是所需要的，由于它们提供增加的安全性，并且由于它们更容易以简单、成本低的驱动电路的方式控制。增强模式装置需要在栅极处施加的正偏压以便传导电流。

图1示出传统的增强模式氮化镓晶体管的示意图。如图所示，p型材料101用作栅极103。在0V偏压时，p型材料101耗损位于栅极103下方的2DEG102，并且该装置处于关断(OFF)状态。所述晶体管通过施加正电压到栅极103而转为接通(ON)。图2示出传统增强模式的氮化镓晶体管的两栅极漏损电流路径201，202的示意图。第一栅极漏损电流路径201沿着p型栅极材料101的侧壁流动，而第二栅极漏损电流路径202流过p型栅极材料101的凸块。

图3A和图3B示出两个测试结构300A，300B的示意图，其设计成确定用于增强模式氮化镓晶体管的可导致较低栅极漏损电流的结构类型。具体地，在图3A中所示的晶体管结构300A设计成当相比于图3B中所示的晶体管结构300B时具有更大的栅极表面区域和较少的栅极边缘。在该实例中，晶体管结构300A具有140,000μm²的栅极表面积和2,500μm的边缘，而晶体管结构300B具有84,000μm²的栅极表面积和247,000μm的边缘。

图4分别示出图3A和图3B所示的晶体管结构300A，300B的栅极漏损电流的比较曲线图。如图所示，结构300B具有高于结构300A的栅极漏损电流，这表明栅极漏损电流主要沿着栅极边缘即图2中所示的路径201。

因此，本发明的目的在于提供一种增强模式的氮化镓晶体管，其在栅极103和2DEG102之间具有减小的栅极漏损电流。

发明内容

本文中所公开的增强模式的氮化镓晶体管及其制造方法为在栅极触点和2DEG区域之间具有减小的栅极漏损电流的增强模式氮化镓晶体管及其制造方法。该增强模式的氮化镓晶体管包括：氮化镓层；阻挡层，其布置在氮化镓层上，并具有形成在氮化镓层和阻挡层之间界面处的2DEG区域；以及布置在该阻挡层上的源极触点和漏极触点。氮化镓晶体管还包括形成于所述阻挡层上方且在源极触点和漏极触点之间的p型栅极材料；以及布置在所述p型栅极材料上的栅极金属，其中p型栅极材料包括分别朝向源极触点和漏极触点延伸的一对自对准的凸出部。

本文所公开的用于制造增强模式氮化镓晶体管的方法包括下述步骤：形成氮化镓层；在氮化镓层上形成阻挡层；将p型栅极材料沉积在阻挡层上；将栅极金属沉积在p型栅极材料上；在栅极金属上形成光阻；

蚀刻栅极金属与p型栅极材料；以及各向同性地蚀刻栅极金属，以在p型栅极材料上在栅极金属下方形成一对凸出部。

附图说明

本公开的特征、目的、和优点从下面结合附图所作的详细描述将变得更加明了，遍及附图，相同的参考标记指代相同的元件，其中：

图1为示出传统增强模式氮化镓晶体管的示意图。

图2为示出传统增强模式氮化镓晶体管的两个栅极漏损电流路径的示意图。

图3A为示出增强模式的氮化镓晶体管测试结构的示意图。

图3B为示出另一增强模式氮化镓晶体管测试结构的示意图。