[发明专利]用六氟化钨(WF6)回蚀进行钨沉积

说明书

本文所述的实施方式大体涉及用于使用气相沉积工艺在基板上形成钨材料的方法。该方法包括以下步骤：将具有形成于基板中的特征的基板定位在基板处理腔室中；通过将含氢气体及卤化钨化合物的连续流引入至处理腔室以在特征之上沉积第一钨膜来沉积整体钨层的第一膜；通过将此第一膜暴露于卤化钨化合物及经活化的处理气体的连续流使用等离子体处理来蚀刻整体钨层的第一膜，以移除第一膜的部分；及通过将含氢气体及卤化钨化合物的连续流引入至处理腔室以在第一钨膜之上沉积第二钨膜来沉积整体钨层的第二膜。

背景

技术领域

本文所述实施方式大体涉及基板的处理，更特定言之，涉及用于使用气相沉积工艺在基板上形成钨材料的方法。

现有技术描述

可靠地生产纳米尺寸的特征是下一代半导体器件的关键技术之一。缩小的电路及器件尺寸对处理能力寄予额外的要求。位于集成电路技术核心的多级互连需要高深宽比特征(诸如过孔(via)及其他互连)的精确处理。可靠形成这些互连对于将来的成功及用以增大电路密度和提高单个基板质量的后续努力而言都非常重要。

形成于基板上的特征的金属化包括诸如钨之类的金属的化学气相沉积(ChemicalVapor deposition；CVD)。可将钨用于源极触点(source contact)、漏极触点(draincontact)的金属填充、金属栅极填充与栅极触点(gate contact)以及动态随机存取存储器(Dynamic Random Access Memory；DRAM)及闪存中的应用。随着技术节点减少，器件特性及与随后工艺的整合都需要具有低电阻率及低粗糙度的钨膜。

化学气相沉积(CVD)是用于钨的金属填充的一种工艺技术。在下层的层间介电(interlayer dielectric；ILD)材料10中蚀刻图案。然后处理钨，以填充经蚀刻的基板。

但是特征尺寸的连续减小已意味着在此工艺中难度不断增大。当在侧壁以及特征的底表面上形成钨层时，CVD工艺将在特征中的两个表面上沉积金属。对于高深宽比特征，如可在表示CVD期间的钨沉积生长结果的图1中所见，在自下而上的(bottom up)填充工艺达到介电层厚度的全高度(full height)以使用大体上无空隙的钨填充材料来充分填充特征之前，特征的开口(在新一代器件中，标称(nominal)特征缝隙开口尺寸在32nm及更小的范围之内(由此特征(或凹部)在介电材料层的表面中所建立(create)的缝隙可为32nm或更小))可变为“闭口(closed off)”27。在特征的较下部分已完全从特征底表面生长之前，侧壁上的钨生长倾向于封闭特征开口处的特征，这导致在特征中形成空隙30。空隙30的存在改变了互连特征的材料及操作特性且可能最终引起器件的误操作及早期故障(prematurebreakdown)。导电元件、接线承载当前状态下的这些技术器件中、为本领域技术人员所创建且已知的接近其实际最大电流密度以便实现高效。目标是在未来的器件中于较小特征中达到相同的电流密度或更高的电流密度。

因此，需要在无上文讨论的传统技术中的限制及问题的情况下使用CVD以用于利用钨来无空隙填充高深宽比的超小特征。

发明内容

本文所述的实施方式大体涉及基板的处理，更特定言之，涉及用于使用气相沉积工艺在基板上形成钨材料的方法。在一个实施方式中，提供了用于在基板上沉积钨膜的方法。此方法包括以下步骤：将具有形成于基板中的特征的基板定位在基板处理腔室中，其中所述特征由至少一个侧壁及底表面来界定；通过将卤化钨化合物和含氢气体的连续流引入至所述处理腔室以在所述特征之上沉积第一钨膜来沉积整体钨层(bulk tungsten layer)的第一膜；通过将所述第一膜暴露于经活化的处理气体和所述卤化钨化合物的连续流而使用等离子体处理来蚀刻所述整体钨层的第一膜，以移除所述第一膜的部分；以及通过将所述卤化钨化合物和所述含氢气体的连续流引入至处理腔室以在第一钨膜之上沉积第二钨膜来沉积所述整体钨层的第二膜。