[发明专利]半导体存储装置及存储器系统

权利要求书

1.一种半导体存储装置，其中，

具备：

存储器串，其包括存储器单元；

位线，其与所述存储器串的一端电连接；和

感测放大器，其与所述位线电连接，

所述感测放大器包括：

第一晶体管，其一端连接于所述位线的电流路径上的第一节点，且其另一端与第二节点电连接；

第二晶体管，其电连接于所述第二节点与感测节点之间；和

第三晶体管，所述第三晶体管的栅连接于所述第一节点，且所述第三晶体管电连接于所述第二节点与能调整电压的第三节点之间。

2.根据权利要求1所述的半导体存储装置，其中，

在所述存储器单元的读取时，电流从所述位线经由所述第一晶体管及所述第三晶体管流到所述第三节点，然后，电流从所述感测节点经由所述第二晶体管及所述第三晶体管流到所述第三节点。

3.根据权利要求1或2所述的半导体存储装置，其中，

电流从所述位线通过所述第一晶体管流到所述第三晶体管时的所述第一晶体管的栅电压，是将所述第三节点的电压、所述第一晶体管的阈值电压和预定的过驱动电压合计所得到的电压，

电流从所述感测节点通过所述第二晶体管流到所述第三晶体管时的所述第二晶体管的栅电压，是将所述第三节点的电压、所述第二晶体管的阈值电压和预定的过驱动电压合计所得到的电压。

4.根据权利要求1所述的半导体存储装置，其中，

所述第三晶体管的栅与所述第一晶体管的漏一并连接于所述第一节点，

所述第三晶体管，在电流从所述位线通过所述第一晶体管流到所述第三晶体管时和电流从所述感测节点通过所述第二晶体管流到所述第三晶体管时，作为二极管进行工作。

5.根据权利要求4所述的半导体存储装置，其中，

在所述位线的电流路径上具备连接于所述第一节点的第四晶体管，

在所述存储器单元的读取时，电流从所述位线经由所述第一晶体管及所述第三晶体管流到所述第三节点，然后，电流从所述感测节点经由所述第三晶体管及所述第二晶体管流到所述第三节点。

6.根据权利要求5所述的半导体存储装置，其中，

所述存储器单元是NAND型闪速存储器单元，

所述半导体存储装置具备NAND串，该NAND串包括：串联连接于位线与第一电压设定节点之间的多个所述NAND型闪速存储器和选择门晶体管，

所述第四晶体管是所述选择门晶体管。

7.根据权利要求5所述的半导体存储装置，其中，

所述存储器单元是NAND型闪速存储器单元，

所述半导体存储装置具备NAND串，该NAND串包括：串联连接于位线与第一电压设定节点之间的多个所述NAND型闪速存储器和选择门晶体管，

所述第四晶体管配置于所述位线与所述第一晶体管之间的电流路径上。

8.根据权利要求1所述的半导体存储装置，其中，

具备第五晶体管，该第五晶体管使在向所述存储器单元进行数据写入时从所述位线流通的电流不经所述第一晶体管及所述第二晶体管地流到所述第三节点。

9.根据权利要求1所述的半导体存储装置，其中，

具备第六晶体管，该第六晶体管配置于所述第三节点与第二电压设定节点之间。

10.根据权利要求9所述的半导体存储装置，其中，

在所述存储器单元写入有多值数据，

如果将所述存储器单元的字线设定为预定的读取电压电平而从所述存储器单元读取的数据为预定的逻辑，则所述第六晶体管截止，直到之后的所述存储器单元的读取工作完毕为止。