[发明专利]用于集成电路中的泄漏电流减少的设备及方法

权利要求书

1.一种集成电路，其包括：

数字逻辑电路，其具有多个输入，其中所述数字逻辑电路包括多个逻辑门；

第一极化电路，其经配置以接收备用信号及包括多个位的数字输入信号，其中在所述备用信号被停用时，所述第一极化电路经配置以基于所述数字输入信号而控制所述数字逻辑电路的所述多个输入，且其中在所述备用信号被激活时，所述第一极化电路经配置以将所述数字逻辑电路的所述多个输入控制为低功率状态，相对于所述数字逻辑电路的至少一个其它状态，所述低功率状态与所述多个逻辑门的较小泄漏电流相关联；及

第一多个状态元件，其中所述数字逻辑电路经配置以产生数字输出信号，且将所述数字输出信号提供至所述第一多个状态元件，

其中所述集成电路经配置以使得在所述备用信号被激活时，所述第一多个状态元件被禁止加载所述数字输出信号的值。

2.根据权利要求1所述的集成电路，其中相对于所述数字逻辑电路的所有其它状态，所述低功率状态与所述多个逻辑门的最小泄漏电流相关联。

3.根据权利要求1所述的集成电路，其中所述多个逻辑门包括多个标准单元。

4.根据权利要求1所述的集成电路，其中在所述备用信号被停用时，所述第一极化电路经配置以通过缓冲所述数字输入信号来控制所述数字逻辑电路的所述多个输入。

5.根据权利要求1所述的集成电路，其中在所述备用信号被停用时，所述第一极化电路经配置以通过反转所述数字输入信号来控制所述数字逻辑电路的所述多个输入。

6.根据权利要求1所述的集成电路，其进一步包括经配置以产生所述数字输入信号的第二多个状态元件。

7.根据权利要求6所述的集成电路，其中所述第一极化电路的电路布局集成在所述第二多个状态元件的电路布局内。

8.根据权利要求6所述的集成电路，其中所述第二多个状态元件包括多个触发器。

9.根据权利要求1所述的集成电路，其中所述数字逻辑电路包括组合逻辑电路。

10.根据权利要求9所述的集成电路，其中所述数字逻辑电路不包含任何状态元件。

11.根据权利要求1所述的集成电路，其中所述第一极化电路包括多个逻辑门，所述多个逻辑门具有经配置以接收所述备用信号的第一输入，及第二输入，其中所述第一极化电路的所述多个逻辑门的每一第二输入接收所述数字输入信号的不同位。

12.根据权利要求11所述的集成电路，其中所述第一极化电路的所述多个逻辑门包括经配置以基于对所述数字输入信号的位与所述备用信号的经逻辑反转版本的逻辑“与”运算而产生极化位的至少一个门。

13.根据权利要求11所述的集成电路，其中所述第一极化电路的所述多个逻辑门包括经配置以基于对所述数字输入信号的位与所述备用信号的逻辑“或”运算而产生极化位的至少一个门。

14.根据权利要求1所述的集成电路，其中所述数字逻辑电路包括包含第一数字逻辑子电路及第二数字逻辑子电路的两个或两个以上数字逻辑子电路，其中所述第一极化电路经配置以控制所述第一数字逻辑子电路的多个输入，且其中第二极化电路经配置以控制所述第二数字逻辑子电路的多个输入。

15.根据权利要求1所述的集成电路，其中所述数字逻辑电路包括较大数字电路的子电路。