[发明专利]使用标准控制器部件的大容量存储系统

说明书

本文描述的实施例描述了用于在不同的操作模式中使用存储模块的技术，诸如标准多点下传模式或动态点对点(DPP)模式(本文也称为增强模式)。存储模块还可以以不同的结构插入到存储系统的插槽中。

相关申请

本申请要求2014年1月23日提交的美国61/930,895、2013年11月19日提交的美国临时申请第61/906,242号以及2013年11月11日提交的美国临时申请第61/902,677号的权益，其全部内容以引用的方式引入本申请。

背景技术

计算存储系统通常由一个或多个动态随机存取存储器(DRAM)集成电路(本文称为DRAM器件)组成，它们连接至一个或多个处理器。多个DRAM器件可以被布置在存储模块(诸如双列直插存储模块(DIMM))上。DIMM包括安装在印刷电路板(PCB)上的一系列DRAM器件并且通常被设计用于个人计算机、工作站、服务器等。具有不同类型的存储模块，包括用于双数据率类型三(DDR3)的负载减少DIMM(LRDIMM)，它们已被用于大容量服务器和高性能计算平台。存储容量可以通过与许多DRAM器件和DIMM的用户相关联的数据(DQ)总线和请求(RQ)总线的负载来限制。LRDIMM可以通过使用存储器缓冲部件(也称为寄存器)来增加存储容量。寄存的存储模块在DRAM器件和系统的存储控制器之间具有寄存器。例如，全缓冲组成DIMM架构在存储控制器和DIMM上的DRAM器件之间引入先进的存储缓冲部件(AMB)。存储控制器与AMB通信就如同AMB是存储器件，并且AMB与DRAM器件通信就如同AMB是存储控制器。AMB可以缓冲部件数据、命令和地址信号。通过这种架构，存储控制器不写入DRAM器件，而是AMB写入DRAM器件。

随着在市场上出现DRAM的每一个连续代，光刻部件尺寸已经稳定减小。因为，增加了每一代的器件存储容量。每一代都实现了接口的信号发送速率的增加，因为改进了晶体管性能。

不幸的是，存储系统设计没有表现出相同改进的一个度量是标准存储通道的模块容量。该容量由于增加了信号发送速率而被持续牺牲。

产生这种结果的部分原因在于标准存储系统中使用的链接拓扑。当更多模块被添加到系统时，劣化了信号发送完整性，并且必须降低信号发送速率。当以最大信号发送速率操作时，典型的存储系统目前仅被限制为一个或多个模块。

附图说明

在附图中，仅通过示例而不限制地示出实施例，其中：

图1A示出了标准存储系统中的高速信号发送链接的物理链接拓扑的一些细节。

图1B示出了标准存储系统中的命令和地址(CA)链接的物理链接拓扑的一些细节。

图1C示出了用于写访问的标准存储系统的数据(DQ)链接的物理链接拓扑的一些细节。

图1D示出了用于读访问的标准存储系统的DQ链接的物理链接拓扑的一些细节。

图2A示出了根据一个实施例的改进存储系统的高速信号发送链接的物理链接拓扑的一些细节。

图2B示出了根据一个实施例的改进存储系统的CA链接的物理链接拓扑的一些细节。

图2C示出了根据一个实施例的用于连续模块的改进存储系统的DQ链接的物理链接拓扑的一些细节。

图2D示出了根据一个实施例的用于存储模块的改进存储系统的DQ链接的物理链接拓扑的一些细节。

图3A示出了根据一个实施例的具有三个模块的标准系统。

图3B示出了根据一个实施例的具有三个模块的标准系统的简化图。

图4是示出根据一个实施例的根据偶数和奇数半字节具有中央处理单元(CPU)槽和利用数据线耦合至CPU槽的用于R+LRDIMM的两个DIMM槽的2-SPC存储通道布线的示图。