[发明专利]非易失性存储器装置进行编程的方法和系统

说明书

一种非易失性存储器利用多个编程循环来将成单位的数据例如数据的逻辑页写入非易失性存储器阵列。在写入之前评估用户数据以确定是否可以跳过对盘位地址的编程。确定是否可以跳过对盘位组的初始集合的编程。如果不可以跳过盘位组，则系统确定该盘位组是否包括可以跳过的单独的盘位。将盘位重组成新的盘位组，以减少在编程期间BAD循环的数量。提供了针对盘位组中的多个盘位的独立的列寻址。在列地址循环期间，向盘位提供分离的列地址，以在每个盘位中选择不同列来进行编程。通过在单个列地址循环期间对多个列地址同时进行编程，系统可以跳过针对一些列地址循环的编程。

优先权要求

本申请要求由Balakrishnan于2013年10月16日提交的题为“Regrouping andSkipping Cycles in Non-Volatile Memory”的美国临时专利申请No.61/891,771的优先权，其全部内容通过引用并入本文中。

背景技术

本公开内容涉及用于非易失性存储装置的技术。

半导体存储器变得更广泛地用在各种电子装置中。例如，在蜂窝电话、数字摄像装置、个人数字助理、移动计算装置、非移动计算装置以及其他装置中使用非易失性半导体存储器。当在消费性电子装置中使用半导体存储器时，理想的是将半导体存储器所使用的电力量最小化，以便节约使用主机电子装置(host electronic device)的电池。此外，消费者通常希望半导体存储器以足够的速度运行，使得存储器不会减慢主机电子装置的操作。

附图说明

图1是非易失性存储器系统的一个实施方式的框图。

图2是存储器单元的一个实施方式的简化透视图。

图3是描绘了可逆电阻切换元件的I-V特性的曲线图。

图4A是三维存储器阵列的一个实施方式的一部分的简化透视图。

图4B是三维存储器阵列的一个实施方式的一部分的简化透视图。

图5A描绘了存储器系统的顶视图。

图5B描绘了三维存储器的一个实施方式的层的子集。

图6描绘了存储器阵列的构造的一个示例。

图7描绘了存储器阵列的两个条的结构的一个实施方式。

图8描绘了盘位(bay)的一个实施方式。

图9是数据线和用于经由数据线连接位线与列控制电路的选择电路的一个实施方式的示意图。

图10是选择电路的一个实施方式的示意图。

图11是复用器电路的一个实施方式的示意图。

图12是描述盘位和列架构的非易失性存储器阵列的一部分的框图。

图13是描绘具有针对盘位组的列地址选择线的盘位和列架构的框图。

图14是描述将盘位划分成盘位组的示例的表。

图15是描述对多个盘位组进行跳过评估的示例的表。

图16是描述对跨盘位组的多个列进行跳过评估的示例的表。

图17是描述根据一个实施方式对盘位进行跳过评估和重组的表。

图18是将根据一个实施方式的跳过评估和重组与关于不跳过的技术和关于跳过而不重组的技术进行比较的表。

图19是将使用用于列跳过的单独的列寻址与关于不跳过的技术和关于在针对所有盘位使用共同列地址进行跳过的技术进行比较的表。

图20A和20B是描绘在多个列地址循环期间对针对盘位组的不同盘位的单独的列地址进行选择的框图。