[发明专利]在多轮回编程中用于抑制读取噪声的双重验证方法

说明书

在编程轮回期间识别已读取噪声的存储器单元，并且与无噪声单元相比，针对有噪声存储器单元的编程量增加。通过在反复地读取单元时单元的阈值电压的降低来指示所读取的噪声。在一种方法中，在该编程轮回期间，当单元通过第一验证测试并且经受一个或更多个附加验证测试时，该单元进入暂时锁定状态。对基于一个或更多个附加验证测试将该单元标识为有噪声单元或无噪声单元的数据进行存储。或者，在该编程轮回结束时，单元经受一个或更多个附加验证测试。在后续编程轮回中，使用更严格的验证条件对有噪声单元进行编程。或者，将有噪声单元保持于擦除状态。

背景技术

本技术涉及非易失性存储器。

在各种电子设备中使用半导体存储器设备已变得日益普遍。例如，在蜂窝电话、数字摄影机、个人数字助理、移动计算设备、非移动计算设备以及其他设备中使用非易失性半导体存储器。电可擦除可编程只读存储器(EEPROM)和闪存存储器属于最普遍的非易失性半导体存储器。

在这样的存储器设备中，在二维(2D)NAND配置中，存储器单元可以包括位于半导体衬底中的沟道区之上并且与该沟道区绝缘的浮栅。该浮栅位于源极区与漏极区之间。控制栅设置在浮栅之上并且与浮栅绝缘。由此形成的晶体管的阈值电压(Vth)由浮栅上所保留的电荷量来控制。也就是说，由浮栅上的电荷电平来控制在晶体管被接通之前必须施加给控制栅的用于允许该晶体管的源极与漏极之间进行传导的最小电压量。

存储器单元可以具有浮栅，该浮栅用于存储两个或更多个范围的电荷，其中，每个范围表示一个数据状态。

此外，已经提出了使用由交替的导电层和介电层的阵列形成的3D堆叠式存储器结构的超高密度存储设备。一个示例是位成本可扩展(BiCS)架构。在这些层中钻有存储器孔，以及通过使用适当的材料填充存储器孔来形成NAND串。直的NAND串在一个存储器孔中延伸，而管状或U形NAND串(P-BiCS)包括存储器单元的一对竖直列，所述竖直列在两个存储器孔中延伸并且通过底部背栅而被接合。存储器单元的控制栅由导电层提供。

需要用于准确地对存储器设备进行编程的技术。

附图说明

图1是使用单行/列解码器和读/写电路的非易失性存储器系统的框图。

图2示出了在图1的存储器阵列155中的NAND闪存存储器单元的块以及关联的感测块SB0、SB1及SB2。

图3是示出了图1的感测块SB0的一个实施方式的框图。

图4A示出了针对存储器单元的集合的读取的噪声的分布。

图4B示出了目标数据状态的经编程的Vth分布400，其示出了由读取的噪声引起的分布的下尾401。

图4C示出了识别存储器单元的集合中的有噪声单元并且针对其修改编程的编程处理。

图5A示出了检测有噪声单元并对其进行软编程的单个编程轮回的示例。

图5B1示出了检测到有噪声单元但未对其进行软编程的编程轮回的示例，其中，在该编程轮回结束之前进行检测。

图5B2示出了检测到有噪声单元但未对其进行软编程的编程轮回的另一示例，其中，在该编程轮回结束时进行检测。

图5B3示出了用于仅对有噪声单元进行编程的示例处理。

图5C示出了使用比无噪声单元更严格的验证测试来对有噪声单元进行编程的编程轮回的示例。

图6A示出了检测个体有噪声单元和/或对其进行软编程的单个编程轮回的示例。

图6B示出了对个体有噪声单元进行编程的编程轮回的示例。

图6C示出了用于使用二进制数据进行编程的阈值电压(Vth)分布和验证电平。