[发明专利]半导体器件

说明书

技术领域

本发明涉及将常截止型晶体管与常导通型晶体管共源共栅 (Cascode)连接的半导体器件，特别是涉及具有过电压保护功能的半 导体器件。

背景技术

在具有过电压保护功能的半导体器件中，为了保护上述装置不受 静电放电(ESD：ElectrostaticDischarge)等的过电压影响，进行了将 上述器件内的晶体管的结构改良为能够耐受上述过电压的结构的研 究，或者进行了在上述器件中设置过电压保护电路的研究。

这里，关于向半导体器件的ESD的施加进行说明。它是指在半导 体器件外部的物体(例如人体或输送装置等)中所带的高电压的静电 由于上述物体与上述半导体器件的接触而流入到上述半导体器件的内 部的情况。例如将由于带电的人体与半导体器件接触而导致的向半导 体器件的ESD的施加模型化的人体模型中，直至被施加于半导体器件 的放电电流达到峰值的上升时间为10nsec，放电电流的峰值为几A程 度。在上述放电电流从半导体器件的电源端子流入的情况下，如果上 述半导体器件为关断状态，则电荷停留在上述电源端子，上述电源端 子的电位急剧上升，将会瞬间地对上述电源端子施加2kV程度的过电 压。

在专利文献1中，将具有高耐压的常导通型的异质结场效应晶体 管和常截止型的绝缘栅型场效应晶体管单片地形成，在将它们共源共 栅连接的半导体器件中，与常截止型的绝缘栅型场效应晶体管并联连 接有雪崩击穿二极管(avalanchebreakdowndiode)。由此，通过对常截 止型的绝缘栅型场效应晶体管施加高电压，来防止常截止型的绝缘栅 型场效应晶体管被破坏的情况。

现有技术文献

专利文献

专利文献1：日本特开2006-351691号公报

发明内容

发明要解决的技术问题

但是，在将常截止型晶体管与常导通型晶体管共源共栅连接的半 导体器件中，当对上述装置的电源端子施加了ESD等的过电压时，电 压最先上升的不是上述常截止型晶体管而是上述常导通型晶体管。因 此，必须要对上述常导通型晶体管采取过电压应对对策。

作为对上述常导通型晶体管采取的过电压应对对策，考虑以下的2 个方案。第一方案是，使上述常导通型晶体管的截止耐压比施加于上 述常导通型晶体管的漏极-源极间(或者集电极-发射极间)的电压高的 方法，第二方案是，使施加在上述常导通型晶体管的漏极-源极间(或 者集电极-发射极间)的电压达到上述常导通型晶体管的截止耐压之前， 使上述常导通型晶体管为导通状态，避免上述常导通型晶体管的漏极- 源极间(或者集电极-发射极间)的电位差成为上述晶体管的截止耐压 以上的方法。这里，所谓晶体管的截止耐压是指晶体管为截止状态时 允许的漏极-源极间电压(集电极-发射极间电压)的最大值。

关于第一方案，需要对上述常导通型晶体管的布局结构向提高截 止耐压的方面进行再设计，该再设计伴随有导通电阻增大等的特性恶 化。另外，在上述共源共栅连接的半导体器件中使用的常导通型晶体 管的截止耐压为1kV程度，远比由ESD施加的电压2kV程度小。因此， 即使将上述常导通型晶体管的截止耐压提高，但如果施加于上述器件 的电源端子的ESD立即被施加于上述常导通型晶体管的漏极(或者集 电极)，则上述常导通型晶体管也会被破坏。因此，第一方案并不是现 实可行的改善对策。

关于第二方案，在上述共源共栅连接的半导体器件中，作为大电 力功率晶体管(最大耗电功率为10W程度以上的功率晶体管)使用的 常导通型晶体管的接通时间为30nsec程度，与此相对，在ESD中的上 升沿时间如上所述为10nsec程度，因此只要常导通型晶体管为大电力 功率晶体管就难以实现。这里，所谓晶体管的接通时间是指，从对晶 体管的栅极(或者基极)输出用于使晶体管为导通状态的电压信号(或 者电流信号)起直至晶体管成为导通状态所需要的时间。

本发明是鉴于上述的状况而完成的，其目的在于提供将常截止型 晶体管与常导通型晶体管共源共栅连接的半导体器件，并且是能够实 现对过电压的破坏承受能力的提高的半导体器件。

用于解决问题的技术方案