[发明专利]绝缘栅双极晶体管及其制造方法

说明书

技术领域

本发明涉及一种具有FS(fieldstop，场终止型)结构的绝缘栅双极晶体管及其制造方法。

背景技术

作为电力转换用的功率器件，已知一种绝缘栅双极晶体管(IGBT：InsulatedGateBipolarTransistor)。IGBT是以降低高耐压功率MOSFET(Metal-OxideSemiconductorField-EffectTransistor)的导通电压(或者导通电阻)为目的的半导体装置，已知有穿通型IGBT(PT-IGBT)、非穿通型IGBT(NPT-IGBT)、场终止型IGBT(FS-IGBT)等。

PT-IGBT中，从集电极侧大量注入载流子，据此实现导通电压的降低。另外，出于促进关断时载流子重新结合的目的，适用寿命控制技术，以实现关断损耗的降低。但是，在高温环境下，存在寿命控制的效果降低，关断损失增加的问题。

另外，NPT-IGBT中，使晶元的厚度较薄，以提高载流子的输运效率，并且，控制集电极(p⁺层)的杂质浓度，以抑制载流子的注入效率，据此实现低导通电压和低关断损耗。但是，由于需要使n^－漂移层(driftlayer)较厚以使关断时耗尽层(depletionlayer)不会到达集电极侧，因此低导通电压化具有限度。

另一方面，FS-IGBT中形成有用于阻止耗尽层的FS层，因此，与NPT型相比，能够使漂移层的厚度较薄，据此能够进一步促进低导通电压化。另外，由于漂移层的厚度较薄，过剩载流子较少，因此，有能够降低关断损耗的好处。

另外，IGBT元件的制造中广泛使用外延衬底。但是，使用外延衬底的制造方法中，元件的制造成本高，还容易受到结晶缺陷的影响。另一方面，已知一种以用悬浮区熔法(FZ法：FloatZonemethod)制作的硅衬底代替外延衬底的IGBT制造方法(例如参照专利文献1)。

现有技术文献

专利文献

专利文献1：日本发明专利公开公报特表2003-533047号

发明内容

发明要解决的技术问题

但是，FZ法中存在无法制作8英寸以上的硅衬底的问题。因此，受到源于衬底尺寸的各种约束，导致例如无法适用所希望的微细加工技术，据此，存在难以实现IGBT元件的更微细化或高品质化的问题。

鉴于上述情况，本发明的目的在于，提供一种能够实现元件的更微细化或高品质化的绝缘栅双极晶体管及其制造方法。

解决技术问题的技术方案

为达成上述目的，本发明的一个方式所涉及的绝缘栅双极晶体管的制造方法包括：准备用MCZ法制造的第1导电型半导体衬底。

在上述半导体衬底的第1表面形成第2导电型基层。

在上述基层的表面形成第1导电型发射区。

在上述第1表面形成与上述发射区、上述基层以及上述半导体衬底绝缘的栅极。

对上述半导体衬底的第2表面进行加工，据此使上述半导体衬底薄化。

在薄化后的上述半导体衬底的第2表面注入硼，据此形成第2导电型集电层。

在上述半导体衬底的内部的、与上述集电层相邻的区域注入氢，据此形成杂质浓度高于上述半导体衬底的第1导电型缓冲层。

本发明的一个方式所涉及的绝缘栅双极晶体管具有半导体层、基层、发射区、栅极、集电层和缓冲层。

上述半导体层由第1导电型MCZ衬底构成。

上述基层形成于上述半导体层之上，由第2导电型半导体构成。

上述发射区形成于上述基层的表面，由第1导电型半导体构成。

上述栅极形成为与上述发射区、上述基层以及上述半导体层绝缘。

上述集电层形成于上述半导体层的与形成上述基层的表面相反一侧的表面，并且由第2导电型半导体构成。

上述缓冲层形成于上述半导体层与上述集电层之间的界面，由杂质浓度高于上述半导体层的第1导电型半导体构成。

附图说明

图1是表示本发明的一个实施方式所涉及的绝缘栅双极晶体管的概略剖面图。

图2是用于说明上述绝缘栅双极晶体管的制造方法的图，且是表示表面电极的形成工序的概略剖面图。

图3是用于说明上述绝缘栅双极晶体管的制造方法的图，且是表示表面电极的形成工序的概略剖面图。

图4是用于说明上述绝缘栅双极晶体管的制造方法的图，且是表示晶元的薄化工序的概略剖面图。