[发明专利]处理器及其操作方法、计算机可读存储介质

权利要求书

1.一种处理器，用于具有位于该处理器外的系统存储器的系统，该处理器包含：

快取存储器，具有多个快取项目，其中该多个快取项目中的各快取项目存有快取列的数据、该快取列的状态与该快取列的标签，该快取存储器包含引擎，该引擎包含一个或多个有限状态机；以及

接口，用以连接至总线，响应于架构回写与无效指令，该处理器通过该总线自该快取存储器回写多个修改过的快取列至该系统存储器，其中响应于该架构回写与无效指令，该处理器还无效该快取存储器的该多个快取项目的状态；

其中响应于被指示针对该多个快取项目中的各快取项目执行快取诊断操作，该引擎将该快取项目的状态与标签写至该总线且不无效该快取项目的状态。

2.根据权利要求1所述的处理器，其中，

该总线包含地址部分与数据部分；以及

响应于被指示针对该多个快取项目中的各快取项目执行该快取诊断操作，该引擎将该快取项目的状态与标签写至该总线的该地址部分，并将该快取项目的数据写至该总线的该数据部分。

3.根据权利要求2所述的处理器，其中，

该快取存储器被设置为具有多个集合的相联式快取存储器，该多个集合依该快取项目的该快取列的地址的索引部分被编排，其中该快取列的该地址的该索引部分并未被储存于该快取存储器；以及

当该引擎将该快取项目的状态与标签写至该总线的该地址部分并将该快取项目的数据写至该总线的该数据部分时，该引擎依预先决定的顺序将所有的该多个快取项目写至该总线，其中该快取列的该地址的该索引部分根据该预先决定的顺序能被无疑异地决定。

4.根据权利要求3所述的处理器，其中，

该快取存储器被进一步设置为具有多个关联路的集合相联快取存储器；以及

当该引擎将该快取项目的状态与标签写至该总线的该地址部分并将该快取项目的数据写至该总线的该数据部分时，该引擎依预先决定的顺序将所有的该多个快取项目写至该总线，其中该快取列的该地址的该索引部分以及该快取项目的关联路根据该预先决定的顺序能被无疑异地决定。

5.根据权利要求2所述的处理器，进一步包含：

储存区域，存有较高地址位的值；

其中当该引擎将该快取项目的状态与标签写至该总线的该地址部分时，该引擎还将该储存区域所存有的该较高地址位的值写至该总线的该地址部分中未被该快取项目的状态与标签的写入所占用的相应较高位。

6.根据权利要求1所述的处理器，其中，

该总线包含地址部分与数据部分；以及

响应于被指示针对该多个快取项目中的各快取项目执行该快取诊断操作，该引擎将该快取项目的状态与标签写至该总线的该数据部分。

7.根据权利要求6所述的处理器，其中，

响应于被指示针对该多个快取项目中的各快取项目执行该快取诊断操作，该引擎将该快取列的地址写至该总线的该地址部分。

8.根据权利要求1所述的处理器，其中，

通过架构指令来指示该处理器执行该快取诊断操作。

9.根据权利要求1所述的处理器，进一步包含：

微指令，用以指示该引擎执行该快取诊断操作。

10.根据权利要求9所述的处理器，其中，

该微指令通过设定该引擎的控制暂存器中的控制位来指示该引擎执行该快取诊断操作。

11.根据权利要求1所述的处理器，进一步包含：

多个处理核，共用该快取存储器。

12.根据权利要求11所述的处理器，其中，快取列的状态包含指定该快取列相对于该快取存储器的、以及相对于该多个处理核中各处理核的非共用快取存储器的状态的状态信息。