[发明专利]处理器及其操作方法、计算机可读存储介质

说明书

一种处理器，包含具有多个快取项目的一快取存储器。各快取项目存有一快取列的数据、该快取列的一状态与一标签。该快取存储器包含一引擎。该引擎包含一个或多个有限状态机。该处理器亦包含用以连接一总线的一接口。响应于一架构回写与无效指令，该处理器通过该总线自该快取存储器回写多个修改过的快取列至该系统存储器，并无效该快取存储器的该多个快取项目的状态。响应于被指示针对该多个快取项目中的各快取项目执行一快取诊断操作，该引擎将该些快取项目的状态与标签写至该总线且并未无效该些快取项目的状态。

交叉引用相关的申请

本申请主张申请日为2014年9月18日的美国专利第62/052,387号临时申请的国际优先权。该优先权的全文并入本申请以供参考。

技术领域

本发明关于一种处理器及其操作方法，以及一种计算机程序产品，特别是关于一种适用于诊断快取存储器回写的处理器及其操作方法，以及利用其操作方法控制处理器的计算机程序产品。

背景技术

近年来，随着快取存储器快取空间规格的增加，执行快取存储器管理操作所需要的时间愈来愈长。举例而言，对快取空间规格为四百万字节的大型快取存储器执行一个回写无效(writeback invalidation)操作所需要的时间可能长到对该快取存储器的处理器的其他运作带来干扰。在由多个处理核共用一快取存储器的情况下，若该些处理核在短时间内提出多个快取存储器管理操作请求，上述干扰会更加恶化。

此外，对现行处理器来说，诊断错误非常的困难，要诊断与快取存储器相关的错误尤其困难。原因在于，快取存储器中可能储存有大量且相当复杂的数据，尤其是在多个处理核共用快取存储器的情况。

一般而言，开发人员可用的主要除错工具为设计处理器时所用的模拟软件或模拟器。开发人员可将处理器(包含快取存储器)的初始状态提供给模拟器。根据此初始处理器状态，模拟器开始执行一目标程序，直到出现程序漏洞。开发人员得以回顾模拟器的执行历史记录来判断何时发生错误，以及是哪一个元件导致错误。

发明内容

本发明的一范畴在于提供一种处理器。该处理器用于一系统。该系统具有位于该处理器外的一系统存储器。该处理器包含一快取存储器。该快取存储器具有多个快取项目。该多个快取项目中的各快取项目存有一快取列的数据、该快取列的一状态与该快取列的一标签。该快取存储器包含一引擎。该引擎包含一个或多个有限状态机。该处理器亦包含用以连接一总线的一接口。响应于一架构回写与无效指令，该处理器通过该总线自该快取存储器回写多个修改过的快取列至该系统存储器。响应于该架构回写与无效指令，该处理器亦无效该快取存储器的该多个快取项目的状态。响应于被指示针对该多个快取项目中的各快取项目执行一快取诊断操作，该引擎将该多个快取项目的状态与标签写至该总线且并未无效该快取项目的状态。

本发明的另一范畴在于提供一种适用于一处理器的操作方法。该处理器用于一系统。该系统具有位于该处理器外的一系统存储器。该快取存储器具有多个快取项目。该多个快取项目中的各快取项目存有一快取列的数据、该快取列的一状态与该快取列的一标签。该处理器亦具有用以连接一总线的一接口。该操作方法包含响应于一架构回写与无效指令，通过该总线自该快取存储器回写多个修改过的快取列至该系统存储器，并无效该快取存储器的该多个快取项目的状态。该操作方法亦包含响应于被指示针对该多个快取项目中的各快取项目执行一快取诊断操作，将该多个快取项目的状态与标签写至该总线且不无效该快取项目的状态。