[发明专利]1‑选择器N‑电阻器忆阻设备

说明书

背景技术

忆阻器是可以通过施加编程的能量(诸如电压)而被编程为不同电阻状态的设备。在编程后，忆阻器的状态可以被读取并在指定的时间段上保持稳定。因此，忆阻器可用于存储数字数据。例如，高电阻状态可表示数字“0”并且低电阻状态可表示数字“1”。忆阻元件的大交叉阵列可在多种应用中使用，该应用包括随机存取存储器、非易失性固态存储器、可编程逻辑、信号处理控制系统、模式识别和其它应用。

附图说明

下面的详细描述参考了附图，其中：

图1A是示例1-选择器n-电阻器忆阻设备的截面图；

图1B是具有层间电介质的示例1-选择器n-电阻器忆阻设备的截面图；

图2是具有含有三层结构的选择器的示例1-选择器n-电阻器忆阻设备的截面图；

图3是具有1-选择器n-电阻器忆阻设备的示例计算设备的框图；

图4A是用于改进忆阻设备的性能的示例方法的流程图；

图4B是其中非线性增加的、用于改进忆阻设备的性能的示例方法的流程图。

具体实施方式

忆阻器是可以被用作广泛的电子电路中的组件(诸如存储器、开关、射频电路、以及逻辑电路和系统)的设备。在存储器结构中，可以使用忆阻设备的交叉阵列。当用作存储器的基础(basis)时，忆阻器可用于存储信息位，1或0。当用作逻辑电路时，忆阻器可用作类似于场可编程门阵列的逻辑电路中的配置位和开关，或可以是有线逻辑可编程逻辑阵列的基础。针对这些和其它应用使用能够具有多状态或类似行为的忆阻器也是可能的。

忆阻器的电阻可以通过施加电激励(诸如，电压或电流)通过忆阻器而改变。通常，可形成能够在两个状态之间切换的至少有一个通道：在一个状态中，该通道形成导电路径(“开”)，以及在另一状态中，该通道形成较差导电路径(“关”)。在某些其它情况下，导电路径表示“关”，而较差导电路径表示“开”。可通过离子和/或空位形成导电通道。一些忆阻器展现出双极性切换，其中施加一个极性的电压可切换忆阻器的状态，并且其中施加相反极性的电压可切换回原来的状态。可替代地，忆阻器可展现出单极性切换，其中例如通过施加相同极性的不同电压执行切换。

由于潜行电流(sneak current)穿过未被选择的单元(例如，在与目标单元相同行或列上的单元)，使用交叉阵列中的忆阻器可能导致读取和/或写入失败。当来自所施加的电压的总电流比通过目标忆阻器的电流高或高很多时，由于潜行通过非目标相邻单元的电流，失败可能出现。已经提出与每个忆阻器一起使用一个晶体管以隔离每个单元并克服潜行电流。但是，在交叉阵列中，与每个忆阻器一起使用一个晶体管限制了阵列密度并增加了费用，这可能影响忆阻设备的商业化。因此，花了很多努力来研究与每个忆阻器一起使用一个选择器或选择设备，以增加交叉阵列的每个单元的电流-电压非线性。然而，许多目前提出的选择器或许不能够处理切换忆阻器所需的电流密度。在这种情况下，选择器可能不允许足够的电流通过每个忆阻器。

本文公开的示例提供1-选择器n-电阻器(1SnR)忆阻设备。在示例实现方式中，忆阻设备包括耦合到n个忆阻器的选择器，其中n是大于1的数。在没有提出(subscribe to)任何特别理论的情况下，电导体的电阻通常随着尺寸的增加而减小。因此，耦合到多于一个忆阻器的足够大的选择器可具有足够低的电阻，从而允许足够的电流切换目标忆阻器。

在这种方式中，在交叉阵列中一个选择器可以与多个忆阻器一起使用，以增加非线性并且抑制潜行电流。示例的1SnR忆阻设备的集成结构可降低使用忆阻器的大交叉阵列的费用并改进其可行性。此外，利用冠状隧道势垒选择器的示例忆阻设备展现出高的耐久力，这允许示例设备在潜在的大量使用周期之后保持功能。这些特征可允许产生高度集成的存储器构架。

现在参考附图，图1A描绘了示例1-选择器n-电阻器忆阻设备100，其具有第一电极110，耦合到第一电极110的选择器120，耦合到选择器120的多个忆阻器130，以及耦合到忆阻器130的多个第二电极140。选择器120可经由选择器120的第一界面耦合到第一电极110。忆阻器130可经由每个忆阻器130的第一界面耦合到选择器120的第二界面。第二电极140可耦合到每个忆阻器130的第二界面。在一些示例中，每个忆阻器130可耦合到一个第二电极140。在这些示例中，每个第二电极140可耦合到共享相同选择器120的多个忆阻器130中的一个忆阻器130。