[发明专利]一种用于基于模拟视频信号的输入垂直同步信号来生成输出Vsync信号的设备

说明书

提供了稳定来自模拟视频信号的视频定时信号的设备。在一个实施例中，这种设备包括视频PLL控制器和垂直同步(Vsync)信号发生器。该设备输出数字视频数据的时钟，其中时钟跟随来自模拟视频的Vsync信号，但是在针对时钟的抖动要求内。

技术领域

本公开总体上涉及视频处理，更具体地涉及用于稳定视频定时的基于定时的校正器。

背景技术

模拟视频(例如，诸如NTSC、PAL和SECAM的格式的复合视频，其有时被称为CVBS)具有通常由垂直同步(Vsync)信号和水平同步(Hsync)信号定义的定时。然而，由这些信号定义的定时可能以不符合针对数字视频的要求的方式漂移。

例如，当转换成数字时，可以使用模拟锁相环(APLL)来锁定模拟视频。然而，模拟视频的定时可以变化。例如，水平行定时可以在更长和更短的持续时间之间漂移。模拟视频信号可以用可变定时来采样，并且因此产生也在定时上变化的数字视频信号。可变性可能非常大，使得所得到的数字视频信号将不符合。例如，数字视频信号可以由具有比模拟定时的可变性更严格的抖动要求的像素时钟来时钟控制。

例如，高清晰度多媒体接口(HDMI)规范将时钟抖动限制在大约0.3Tbit，这是时钟周期上的约为3％的抖动容限。容限也可以由其他要求的驱动，诸如对音频信号的更严格的要求。例如，某些电视机只允许+/-1或+/-2音频符合性测试规范步长的变化。

基于定时的校正器(TBC)可以用于调整视频定时信号。帧TBC 可以通过使用稳定的振荡器和帧缓冲器来平滑视频显示。针对模拟视频的每个帧的数字数据被存储到帧缓冲器，并且然后根据基于振荡器的固定频率时钟传输出帧缓冲器。以这种方式，数字视频数据由时钟来时钟控制，其稳定性由振荡器的稳定性而不是模拟定时信号的稳定性确定。然而，该解决方案是昂贵的，因为它需要足够大的缓冲器来至少存储整个数据帧。这需要硅面积和引脚资源。

相比之下，行TBC缓冲几行视频数据而不是整个帧。缓冲的行由基于稳定振荡器的时钟来时钟控制输出。这比帧TBD成本更低，但是行TBC有其自己的缺点。行TBC丢弃或重复视频数据不是不常见的，即使在正常播放模式期间。因为输入视频定时可以显著变化，所以在行缓冲器中接收的视频内容可以显著变化。在行缓冲器中接收的视频内容可能不足以用于显示，或者视频内容可能超过行缓冲器的容量。

因此，当将音频视频信号转换成数字时，需要更好的解决方案来稳定视频定时信号。

发明内容

本公开的实施例涉及一种稳定视频定时信号的设备。各种实施例被配置为基于模拟视频信号的输入Vsync信号生成输出视频时钟信号，但不超过对输出视频时钟信号的抖动要求。

在一个实现中，这样的设备包括视频PLL控制器和Vsync发生器。视频PLL控制器可以包括相位频率检测器、数字滤波器和限制器模块。Vsync发生器可以包括像素时钟发生器和视频定时发生器。视频PLL控制器基于输入Vsync信号和输出Vsync信号之间的差来生成分数。Vsync发生器生成视频定时信号的集合，包括输出Hsync、输出Vsync和数据使能(“DE”)。视频定时信号的集合可以与视频数据、输入Vsync信号和输入Hsync信号一起被提供给TBC控制器。视频数据可以根据输入定时信号被写入行缓冲器，并且根据输出定时信号从行缓冲器中读出。

这种类型的设备可以用于很多应用，包括将模拟视频信号转换成数字视频信号。在一个实现中，该设备由CVBS解码器、TBC控制器、行缓冲器和HDMI编码器来实现。该设备调节模拟视频信号的视频定时信号，使得来自行缓冲器的输出视频的输出视频时钟符合抖动要求。各种实施例可以包括完全可控的锁相环(“PLL”)，其包括模拟PLL和数字PLL。可以调节时钟频率以跟随输入Vsync 速率并且符合抖动要求。可以避免图片滚动、正常播放模式下的人造图片、视频黑屏、音频静音问题和很多其他问题。

其他方面包括与前述相关的组件、设备、系统、改进、方法、过程、应用和其他技术。