[发明专利]一种减小导通电阻的P型横向双扩散MOS管

说明书

技术领域

本发明公开了一种减小导通电阻的P型横向双扩散MOS管，属于半导体器件的技术领域。

背景技术

随着横向双扩散 MOS 晶体管(LDMOS)的逐渐发展，其耐压高、热稳定性好、频率稳定、更高增益等性能日益突出，LDMOS 成为高压集成电路和功率集成电路的关键技术，已经广泛应用在航空、航天、控制系统、通信系统、武器系统等方面。因此，基于 LDMOS的研究一直都是世界各国研究所、实验室、电子器件制造厂家和高等院校研究的重点和热点领域。从结构上看，LDMOS 器件的电极全部位于芯片表面，容易与低压信号电路及其它元器件相互集成，加之驱动电路简单高效，使其成为功率集成电路中采用得最为普遍的基本元件。晶体管的反向击穿电压是 LDMOS 器件中一个非常重要的技术参数，也是影响元器件可靠性的一个重要指标。目前，为了有效提高元器件击穿电压，通常采用的技术手段有：场板技术、场限环技术、横向变掺杂技术以及 RESURF 技术等。器件的导通电阻是影响 LDMOS 晶体管性能和功率的另一个重要指标，对于高压大功率的器件而言，导通电阻直接影响着电子元器件性能的优劣。导通电阻与击穿电压这两个指标之间是相互矛盾的，提高 LDMOS 的击穿电压，必然导致导通电阻增大，从而降低开关性能。为了克服这种矛盾，研究人员进行了深入研究，提出了各种新颖的 LDMOS 结构和制作工艺。例如，为了有效降低导通电阻，可以采用具有阳极短路结构的 LIGBT 来代替 LDMOS，用载流子中少子对电导进行调制；还可以从制作工艺上对元器件进行有效的改造，通过缩短电流通道来增加该通道的电导，从而达到降低导通电阻的目的；也可通过改变 LDMOS 中漂移区的结构来实现，通常采用深槽状的漏极以及下凹状的源极结构来增宽电流通道，但是以上这些工艺非常复杂。在传统LDMOS 的结构设计中，当提高击穿电压时，要求增加漂移区的长度，同时降低漂移区的掺杂浓度，而这些又恰好是导致导通电阻增大的重要因素。因此，选择合适的器件尺寸和掺杂浓度，使得耐压和导通电阻达到最优的折衷是LDMOS器件优化设计需要解决的主要问题。

 对于P型LDMOS器件来说，由于其是通过空穴导电，因此它的导通电阻相对于N型LDMOS来说，在相同条件下，就更是难以做小，从而一直成为业内重点研究的难题。

发明内容

本发明所要解决的技术问题是针对上述背景技术的不足，提供了一种减小导通电阻的P型横向双扩散MOS管，以解决耐压和导通电阻达到最优折衷的技术问题。

本发明为实现上述发明目的采用如下技术方案：

一种减小导通电阻的P型横向双扩散MOS管，包括： 

P型衬底，

设在所述P型衬底上的N型埋层，

设在所述N型埋层上的P型外延层，

依次间隔设置在P型外延层表面上的第一有源区、第二有源区、第三有源区、第四有源区、第五有源区，设置在各有源区之间的场区，

从P型外延层上第一有源区、第五有源区的位置分别向下扩散至N型埋层的深N阱，所述深N阱与N型埋层相对通，在每一个深N阱中设有一个浅N阱，所述浅N阱内有N+注入扩散区，

P型外延层上第二有源区、第四有源区的位置分别设有浅P阱，浅P阱内有P+注入扩散区，所述P+注入扩散区为漏极，

P型外延层上第三有源区的位置设有背栅N阱区，背栅N阱区内有N+注入扩散区、P+注入扩散区，P+注入扩散区上表面覆盖有多晶硅，多晶硅延伸至相邻场区上表面，所述P+注入扩散区为源极，所述N+注入扩散区为背栅，

浅P阱和背栅N阱区之间有P型注入层。

作为所述减小导通电阻的P型横向双扩散MOS管的进一步优化方案，场区上覆盖有场氧化层，场氧化层以及和有源区上覆盖至少一层氧化层，所述至少一层氧化层在深N阱、漏极、源极以及背栅处的相应位置被去除。

作为所述减小导通电阻的P型横向双扩散MOS管的进一步优化方案，所述场氧化层的厚度是4000～6000埃。

作为所述减小导通电阻的P型横向双扩散MOS管的进一步优化方案，第三有源区上表面覆盖有栅氧化层，栅氧化层上设有作为栅极的多晶硅层。

作为所述减小导通电阻的P型横向双扩散MOS管的进一步优化方案，所述栅氧化层的厚度是115～130埃。

作为所述减小导通电阻的P型横向双扩散MOS管的进一步优化方案，所述多晶硅层的厚度为2500～3500埃。