[发明专利]一种适合深度并行数据处理的无线Mesh网路由节点装置

权利要求书

1.一种适合深度并行数据处理的无线Mesh网路由节点装置，其特征在于：以多网络处理器及FPGA核心电路构成的电路结构为中心，具体包括：FPGA控制电路（1）、网络处理器核心电路NP1（2）、无线网卡模块1（3）、天线1（4）、Flash闪存电路1（5）、DDR内存电路1（6）、网络处理器核心电路NP2（7）、无线网卡模块2（8）、天线2（9）、Flash闪存电路2（10）、DDR内存电路2（11）、SRAM内存1（12）、SRAM内存2（13），太阳能/市电可切换供电电路（14）、以太网接口电路1（15）、以太网接口电路2（16）、串行接口（17），其中：

FPGA控制电路（1）的一个输入/输出接口a1连接到网络处理器核心电路NP1（2）的一个输入/输出口d2，网络处理器核心电路NP1（2）的一个输入/输出接口a2连接到无线网卡模块1（3）的输入/输出接口b3, 无线网卡模块1（3）的输入/输出接口a3连接到天线1（4）的输入/输出接口；网络处理器核心电路NP1（2）的一个输入/输出接口b2连接到Flash闪存电路1（5）的输入/输出接口，网络处理器核心电路NP1（2）的一个输入/输出接口c2连接到DDR内存电路1（6）的输入/输出接口；

FPGA控制电路（1）的一个输入/输出接口d1连接到网络处理器核心电路NP2（7）的一个输入/输出口d3，网络处理器核心电路NP2（7）的一个输入/输出接口a5连接到无线网卡模块2（8）的输入/输出接口b4, 无线网卡模块2（8）的输入/输出接口a4连接到天线2（9）的输入/输出接口；网络处理器核心电路NP2（7）的一个输入/输出接口b5连接到Flash闪存电路2（10）的输入/输出接口，网络处理器核心电路NP2（7）的一个输入/输出接口c3连接到DDR内存电路2（11）的输入/输出接口；

FPGA控制电路（1）的一个输入/输出接口b1连接到SRAM内存1（12）的输入/输出口；FPGA控制电路（1）的另一个输入/输出接口c1连接到SRAM内存2（13）的输入/输出口，

太阳能/市电可切换供电电路（14）的一个输出接口b6连接到FPGA控制电路（1）的一个输入接口e1，其另一个输出接口连接到网络处理器核心电路NP1（2）的一个输入接口e2，其还一个输出接口连接到网络处理器核心电路NP1（7）的一个输入接口e3；

网络处理器核心电路NP1（2）的一个输入/输出接口f2连接到以太网接口电路1（15）的输入/输出接口；网络处理器核心电路NP2（7）的一个输入/输出接口f3连接到以太网接口电路2（15）的输入/输出接口；FPGA控制电路（1）的一个输入/输出接口f1连接到串行接口（17）的输入/输出端。

2.根据权利要求1所述的一种适合深度并行数据处理的无线Mesh网路由节点装置，其特征在于：所述的网络处理器核心电路NP1、网络处理器核心电路NP2中所采用的核心处理器为单核心网络处理器，核心电路根据需要扩展为由更多网络处理器核心电路NPn，n≥2所组成的并行度更高的对称处理结构；对称的多网络处理器结构及以FPGA为核心的控制电路，以及运行于FPGA之上的并行调度算法，适合无线Mesh网路中节点装置的深度并行数据处理，网络处理器核心电路NP1与网络处理器核心电路NP2通过FPGA控制的SRAM实现数据交换。

3.根据权利要求1所述的一种适合深度并行数据处理的无线Mesh网路由节点装置，其特征在于：所述的网络处理器核心电路NPn，n=1，2的输入/输出接口a2和a5通过mini PCI-E标准总线分别连接到无线网卡模块n，n=1，2的输入/输出接口b3和b4，该结构可级联扩展到无线网卡模块数n>2的情况，且各无线网卡分别独立工作于不同的网络频段—2.4G和5G和标准—IEEE 802.11 a/g/n下。

4.根据权利要求1所述的一种适合深度并行数据处理的无线Mesh网路由节点装置，其特征在于：所述的太阳能/市电切换供电电路（14）根据供电情况自动调整节能工作状态。