[发明专利]抗闩锁效应微处理器复位电路

说明书

技术领域

    本发明抗闩锁效应微处理器复位电路涉及电子技术应用领域，具体为一种复位电路，能够有效避免复位信号对微处理器带来的闩锁触发风险。

背景技术

CMOS工艺的低功耗、无比例逻辑设计以及较大的噪声容限等优点使得其成为数字电路、模拟电路以及在同一芯片上构成模拟、数字混合电路的首选技术。但CMOS结构所固有的寄生双极型晶体管在某些条件触发下会被激活，形成正反馈，产生闩锁，导致IC电路出现故障，造成数据或逻辑状态改变、数据丢失，严重时烧毁芯片，导致电路永久失效。

目前的IC版图工艺设计已基本可以避免芯片自身闩锁发生的几率, 当前业界公认为，闩锁的产生主要还是来自于外部条件的触发，即电路应用方面。公认的容易引起IC闩锁的外部触发条件主要有：外界信号或者噪声干扰特别是芯片I/O引脚处的信号翻转、I/O引脚电压超过器件供电电压或低于地电压、I／O管脚上的电压或电流变化太快、器件电源管脚上出现浪涌或跌落等因素。

现代CMOS电路，尤其是以嵌入式控制为代表的各类微处理器应用呈几何式增长，在样机调试和系统应用过程中，经常会出现软件跑飞、数据丢失、参数改变等各类错误现象。排除软件本身Bug，由于实际应用电路和外部环境的多样化和复杂性，在某些特殊情况下（比如频繁通断电），在采取了上述各种抗干扰措施后仍未能解决问题时，需要考虑由复位电路触发导致微处理器进入闩锁的可能性。但由于复位信号工作的特殊性，很多工程师在解决问题时容易忽视由复位信号触发的微处理器闩锁，学术界和市场上还未发现有关于复位和闩锁关联方向的研究成果。

发明内容

本发明的目的是针对上述不足之处提供一种抗闩锁效应微处理器复位电路，通过该复位电路，有效避免复位信号对微处理器带来的闩锁触发风险。

本发明抗闩锁效应微处理器复位电路是采取以下技术方案实现的：

抗闩锁效应微处理器复位电路包括一阶复位电路、掉电检测电路和泄流通道，掉电检测电路和一阶复位电路之间通过光耦连接；

所述一阶复位电路由电阻和第一电容串接组成；

掉电检测电路由二极管、第二电容和光耦内部的发光二极管组成，二极管的阳极以及发光二极管的阴极分别与电源相连，第二电容的正极、二极管的阴极分别与发光二极管的阳极相连，第二电容的负极接地；

泄流通道由光耦内部的光敏三极管和一阶复位电路中的元件组成；所述元件为第一电容或电阻。

当泄流通道由光耦内部的光敏三极管和一阶复位电路中的第一电容组成时，光敏三极管的集电极和第一电容的正极相连，光敏三极管的发射极接地；一阶复位电路中电阻的一端与电源相连，电阻的另一端与第一电容的正极相连，第一电容的负极接地；一阶复位电路形成一阶积分复位电路，适用于低电平复位微处理器。

当泄流通道由光耦内部的光敏三极管和一阶复位电路中的电阻组成时，光敏三极管的发射极接地；一阶复位电路中第一电容的正极与电源相连，第一电容的负极与电阻一端连接，并和光敏三极管集电极相连，电阻另一端接地；一阶复位电路形成一阶微分复位电路，适用于高电平复位微处理器。

本发明电路为第一电容设计了一条新的泄流路径，在电源掉电时，能够让第一电容快速放电，同时避免对微处理器复位引脚形成冲击，不影响正常复位信号的稳定性和可靠性。通过所述泄流通道使微处理器复位引脚能够避开复位电容即第一电容储存的电量释放时的冲击，有效避免由复位信号引起的微处理器闩锁触发风险。

附图说明

以下将结合附图对本发明作进一步说明：

图1是传统微处理器复位电路图a；

图2是传统微处理器复位电路图b；

图3是传统微处理器复位电路仿真波形；

图4为本发明抗闩锁微处理器复位电路（适用于低电平复位微处理器）的原理图；

图5为本发明抗闩锁微处理器复位电路（适用于高电平复位微处理器）的原理图。

图中：C1、第一电容，R1、电阻，VCC、电源，RST、微处理器复位引脚，T1、光敏三极管，VD1、发光二极管，D1、二极管，C2、第二电容，U1、光耦。

具体实施方式