[发明专利]用于高压互连的浮动保护环

权利要求书

1.一种集成电路，其特征在于，包括：

一个第一导电类型半导体的衬底；

一个第一导电类型半导体的轻掺杂半导体层，设置在衬底上方；

一个驱动电路，包括一个第二导电类型半导体的第一掺杂区，设置在半导体层中；

一个导电互连结构，形成在半导体层上方，并且一端电连接到驱动电路；

至少一个保护结构，均形成在半导体层中，且位于互连结构下方，其中所述的至少一个保护结构电浮动；以及

一个第一导电类型半导体的阱区，形成在半导体层顶部以及互连结构下方，其中所述的阱区设置在驱动电路和所述的至少一个保护结构之间，且该阱区的掺杂浓度高于半导体层。

2.根据权利要求1所述的集成电路，其特征在于，所述的至少一个保护结构包括一个第二导电类型半导体的区域，形成在第一导电类型半导体的半导体层中。

3.根据权利要求1所述的集成电路，其特征在于，所述的至少一个保护结构包括一个用导电材料填充的沟槽，该沟槽与第一导电类型半导体的半导体层电绝缘。

4.根据权利要求1所述的集成电路，其特征在于，所述的至少一个保护结构包括一个用绝缘材料填充的沟槽。

5.根据权利要求1所述的集成电路，其特征在于，还包括一个绝缘层，形成在互连结构和第一导电类型半导体的半导体层之间。

6.根据权利要求1所述的集成电路，其特征在于，所述的驱动电路还包括一个在第一掺杂区中的第二导电类型半导体的第二阱区，以及一个在第二阱区中的第二导电类型半导体的第二掺杂区。

7.根据权利要求1所述的集成电路，其特征在于，所述的第一导电类型半导体为P-型半导体，第二导电类型半导体为N-型半导体。

8.根据权利要求1所述的集成电路，其特征在于，所述的第一导电类型半导体为N-型半导体，第二导电类型半导体为P-型半导体。

9.根据权利要求1所述的集成电路，其特征在于，所述的互连结构处于120伏至1200伏范围内的高压下。

10.根据权利要求1所述的集成电路，其特征在于，所述的互连结构的第二端电连接到电平位移器的漏极区。

11.根据权利要求1所述的集成电路，其特征在于，所述的至少一个保护结构的掺杂浓度范围为5×10¹⁵个原子/cm³至1×10¹⁶个原子/cm³。

12.一种集成电路，其特征在于，包括：

一个第一导电类型半导体的衬底；

一个第一导电类型半导体的轻掺杂半导体层，设置在衬底上方；

一个驱动电路，包括一个第二导电类型半导体的第一掺杂区，设置在半导体层中；

一个电平位移器，包括一个设置在半导体层中的第二导电类型半导体的第二掺杂区，以及一个在第二掺杂区中的漏极区，其中电平位移器的漏极区通过导电互连结构，电连接到驱动电路；

一个端接结构，其中端接结构包围着驱动电路和电平位移器，因此驱动电路和电平位移器位于同一个端接结构内；以及

至少一个保护结构，均形成在半导体层中，位于驱动电路和电平位移器之间，且位于互连结构下方，其中所述的至少一个保护结构是电浮动。

13.根据权利要求12所述的集成电路，其特征在于，所述的至少一个保护结构包括一个第一导电类型半导体的区域，形成在第一导电类型半导体的半导体层中。

14.根据权利要求12所述的集成电路，其特征在于，所述的至少一个保护结构包括一个用导电材料填充的沟槽，该沟槽与第一导电类型半导体的半导体层电绝缘。

15.根据权利要求12所述的集成电路，其特征在于，所述的至少一个保护结构包括一个用绝缘材料填充的沟槽。

16.根据权利要求12所述的集成电路，其特征在于，还包括一个绝缘层，形成在互连结构和第一导电类型半导体的半导体层之间。

17.根据权利要求12所述的集成电路，其特征在于，所述的驱动电路还包括一个在第一掺杂区中的第二导电类型半导体的阱区，以及一个在第二阱区中第二导电类型半导体的第三掺杂区。