[发明专利]一种万兆以太网测试设备的组包系统

权利要求书

1.一种万兆以太网测试设备的组包系统，其特征在于，包括：

接口模块，用于使FPGA通过PCI总线与CPU通信；

至少一个通道的调度模块，其包括调度控制信息存储器，流号存储器，包长存储器，用于配置CPU发送速率，并根据发送速率，产生调度脉冲，每产生一个调度脉冲，则生成并发送一个报文，然后进行输出；

流产生模块，用于接收所述至少一个通道的调度模块输出的数据，产生至少一个通道的符合以太网协议的数据流；

通道混合模块，用于将所述包括至少一个通道的数据流进行合并。

2.根据权利要求1所述的万兆以太网测试设备的组包系统，其特征在于，还包括发送给mac的接口模块，用于读取通道混合模块合并的数据流，并按照发送速率和符合mac的时序发送给mac。

3.根据权利要求1或2所述的万兆以太网测试设备的组包系统，其特征在于，所述流产生模块包括：

配置和统计模块，用于从当前流号对应的报文生成配置数据，并更新当前流的统计数据；

至少一个通道的组包模块，其包括数据存储器与控制信息存储器，用于将从所述配置和统计模块生成的配置数据锁存起来，根据配置数据组包，计算私有协议的校验和，IP包的校验和，以及TCP或UDP包的校验和，将所述校验和添加进组包后的数据中，以生成组完的数据包，将所述组完的数据包存进所述数据存储器中，包长存进所述控制信息存储器中。

4.根据权利要求1所述的万兆以太网测试设备的组包系统，其特征在于，所述调度控制信息存储器采用数字直通式fifo存储调度信息，在产生调度脉冲过程中，获取流号存储器中的流号，根据流号读取包长存储器中的包长，在产生调度脉冲时，将流号和包长进行存储，当fifo状态非空时进行组包，并将fifo当前的流号，包长进行输出。

5.根据权利要求4所述的万兆以太网测试设备的组包系统，其特征在于，在所述发送给mac的接口模块的输入端还连接数据过滤模块。

6.根据权利要求1所述的万兆以太网测试设备的组包系统，其特征在于，所述通道数目为2个。

7.根据权利要求6所述的万兆以太网测试设备的组包系统，其特征在于，每个通道的参考时钟为165.25Mhz，处理的数据位宽为64bit。