[发明专利]一种万兆以太网测试设备的组包系统

说明书

本申请公开了一种万兆以太网测试设备的组包系统及方法，包括：接口模块，用于使FPGA通过PCI总线与CPU通信；至少一个通道的调度模块，其包括调度控制信息存储器，流号存储器，包长存储器，用于配置CPU发送速率，并根据发送速率，产生调度脉冲，每产生一个调度脉冲，则生成并发送一个报文，然后进行输出；流产生模块，用于接收所述至少一个通道的调度模块输出的数据，产生至少一个通道的符合以太网协议的数据流；通道混合模块，用于将所述包括至少一个通道的数据流进行合并。本发明的优点是：能以10Gbps线速生成、发送和接收测试流量，完成测试统计量的测量、路由报文的产生和报文截取，显著增加了数据包的随机性和实时性。

技术领域

本发明属于通信测试领域，涉及一种万兆以太网测试设备的组包系统及方法。

背景技术

万兆以太网使用IEEE 802.3以太网介质访问控制协议(MAC)、IEEE 802.3以太网帧格式以及IEEE802.3最小和最大帧尺寸。万兆以太网只运行在全双工方式,而不运行半工方式,而且也将不再使用载波侦听多路访问/碰撞检测(CSMA/CD)机制。

目前，针对万兆以太网测试设备的组包的测试报文产生过程是应用CPU，由软件将组完的数据包写进存储器中，然后通过软件从存储器中读取数据包，由于受软件与存储器之间通信速率的限制，测试报文缺少随机性和实时性。

发明内容

本发明的目的在于克服上述不足，提供一种万兆以太网测试设备的组包方法，其显著增加了数据包的随机性和实时性。

为了实现上述目的，本发明采用的技术方案为：一种万兆以太网测试设备的组包系统，其特征在于，包括：

接口模块，用于使FPGA通过PCI总线与CPU通信；

至少一个通道的调度模块，其包括调度控制信息存储器，流号存储器，包长存储器，用于配置CPU发送速率，并根据发送速率，产生调度脉冲，每产生一个调度脉冲，则生成并发送一个报文，然后进行输出；

流产生模块，用于接收所述至少一个通道的调度模块输出的数据，产生至少一个通道的符合以太网协议的数据流；

通道混合模块，用于将所述包括至少一个通道的数据流进行合并。

本发明的另一目的在于提供一种万兆以太网测试设备的组包方法，其特征在于，包括：

接口模块，使FPGA通过PCI总线与CPU通信；

至少一个通道的调度模块，其包括调度控制信息存储器，流号存储器，包长存储器，配置CPU发送速率，并根据发送速率，产生调度脉冲，每产生一个调度脉冲，则生成并发送一个报文，然后进行输出；

流产生模块，接收所述至少一个通道的调度模块输出的数据，产生至少一个通道的符合以太网协议的数据流；

通道混合模块，将所述包括至少一个通道的数据流进行合并。

本发明的有益效果为：

第一，结构简单，包括接口模块；至少一个通道的调度模块；流产生模块，通道混合模块，采用多个通道进行组包，克服现有技术使用CPU产生报文存在占有CPU资源多，CPU处理中断和进程所占用的时间长，以及CPU处理数据的效率低和性能低等缺陷，能够使用硬件实现测试报文的产生，显著增加了数据包的随机性和实时性。

第二，应用广泛，调度控制信息存储器采用数字直通式fifo存储调度信息，在产生调度脉冲过程中，获取流号存储器中的流号，根据流号读取包长存储器中的包长，在产生调度脉冲时，将流号和包长进行存储，当fifo状态非空时进行组包，并将fifo当前的流号，包长进行输出，实时调整数据包的类型，能以10Gbps线速生成、发送和接收测试流量，完成测试统计量的测量、路由报文的产生和报文截取。

附图说明