[发明专利]包括阶梯式堆叠的芯片的半导体封装件有效
| 申请号： | 201510023464.9 | 申请日： | 2015-01-16 |
| 公开（公告）号： | CN104795386B | 公开（公告）日： | 2019-08-16 |
| 发明（设计）人： | 朴彻;金吉洙;李仁 | 申请（专利权）人： | 三星电子株式会社 |
| 主分类号： | H01L25/065 | 分类号： | H01L25/065;H01L23/48 |
| 代理公司： | 北京天昊联合知识产权代理有限公司 11112 | 代理人： | 陈源;张帆 |
| 地址： | 韩国*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 芯片堆叠件 半导体封装件 堆叠 半导体芯片 功能性接合 接合焊盘 边缘区 阶梯式 焊盘 芯片 并排安装 占据 | ||
1.一种半导体封装件，包括：
封装衬底；
第一芯片堆叠件和第二芯片堆叠件，其并排安装在所述封装衬底上，
其中，所述第一芯片堆叠件和所述第二芯片堆叠件中的每一个包括堆叠在所述封装衬底上的多个半导体芯片，
其中，所述多个半导体芯片中的每一个包括设置在其对应的边缘区上的多个接合焊盘，
其中，所述多个接合焊盘中的至少一些接合焊盘是功能性接合焊盘，
其中，所述功能性接合焊盘占据的区实质上小于整个所述对应的边缘区，并且
其中，所述第一芯片堆叠件的所述多个接合焊盘中的功能性接合焊盘在平面图中沿着第一线布置，并且所述第二芯片堆叠件的所述多个接合焊盘中的功能性接合焊盘在平面图中沿着与所述第一线不同的第二线布置，以使得所述第一芯片堆叠件的设有功能性接合焊盘的边缘区邻近所述第二芯片堆叠件的不设有功能性接合焊盘的边缘区，并且所述第二芯片堆叠件的设有功能性接合焊盘的边缘区邻近所述第一芯片堆叠件的不设有功能性接合焊盘的边缘区。
2.根据权利要求1所述的半导体封装件，还包括设置在所述第一芯片堆叠件与所述第二芯片堆叠件之间的所述封装衬底上的第三芯片。
3.根据权利要求1所述的半导体封装件，其中，所述边缘区包括第一区和第二区，并且其中，在所述第一区中的功能性接合焊盘的密度实质上大于在所述第二区中的功能性接合焊盘的密度。
4.根据权利要求1所述的半导体封装件，其中，所述第一芯片堆叠件和所述第二芯片堆叠件中的每一个具有实质上阶梯状的结构。
5.根据权利要求1所述的半导体封装件，其中，所述第一芯片堆叠件和所述第二芯片堆叠件经接合线连接至所述封装衬底。
6.根据权利要求1所述的半导体封装件，
其中，所述多个接合焊盘中的至少一些接合焊盘是伪焊盘，并且其中，所述伪焊盘占据所述边缘区的未被所述功能性接合焊盘占据的部分。
7.根据权利要求6所述的半导体封装件，其中，所述功能性接合焊盘电连接至所述多个半导体芯片的集成电路，其中，所述伪焊盘不电连接至所述集成电路，并且其中，所述第一芯片堆叠件的功能性接合焊盘和所述第二芯片堆叠件的伪焊盘彼此邻近布置。
8.根据权利要求7所述的半导体封装件，其中，所述第一芯片堆叠件的功能性接合焊盘通过所述第二芯片堆叠件的伪焊盘连接至所述封装衬底。
9.一种半导体封装件，其包括：
封装衬底；
第一芯片堆叠件和第二芯片堆叠件，其并排安装在所述封装衬底上并且经接合线连接至所述封装衬底，
其中，所述第一芯片堆叠件和所述第二芯片堆叠件中的每一个包括堆叠在所述封装衬底上的多个半导体芯片，所述第一芯片堆叠件和所述第二芯片堆叠件中的每一个具有阶梯结构，
其中，所述多个半导体芯片中的每一个包括设置在其顶表面的边缘区上的功能性接合焊盘，所述功能性接合焊盘占据的区实质上小于整个所述边缘区，并且
其中，所述第一芯片堆叠件的功能性接合焊盘在平面图中沿着第一线布置，并且所述第二芯片堆叠件的功能性接合焊盘在平面图中沿着与所述第一线不同的第二线布置，以使得所述第一芯片堆叠件的功能性接合焊盘不邻近于所述第二芯片堆叠件的功能性接合焊盘布置，并且耦接至所述第一芯片堆叠件的功能性接合焊盘的接合线和耦接至所述第二芯片堆叠件的功能性接合焊盘的接合线位于所述第一芯片堆叠件和所述第二芯片堆叠件之间。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三星电子株式会社，未经三星电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201510023464.9/1.html，转载请声明来源钻瓜专利网。
- 上一篇：用于检测机器元件的状态的装置
- 下一篇：PC桌面显示之上的协同视频电话叠加
- 同类专利
- 专利分类
