[发明专利]包括阶梯式堆叠的芯片的半导体封装件

说明书

本发明提供了一种包括阶梯式堆叠的芯片的半导体封装件，该半导体封装件包括：封装衬底；并排安装在封装衬底上的第一芯片堆叠件和第二芯片堆叠件，其中，第一芯片堆叠件和第二芯片堆叠件各自包括堆叠在封装衬底上的多个半导体芯片，其中，所述多个半导体芯片中的每一个包括设置在其对应的边缘区上的多个接合焊盘，其中，所述多个接合焊盘中的至少一些是功能性接合焊盘，并且其中，功能性接合焊盘占据的区实质上小于整个所述对应的边缘区。

相关申请的交叉引用

本申请要求于2014年1月16日在韩国知识产权局提交的韩国专利申请No.10-2014-0005646的优先权，该申请的全部内容以引用方式并入本文中。

技术领域

本发明构思的示例实施例涉及一种半导体器件，更具体地说，涉及一种包括阶梯式堆叠的芯片的半导体封装件。

背景技术

在半导体工业中，已发展了各种封装技术以符合对大存储容量、薄和小尺寸半导体器件和/或电子设备的旺盛需求。一种方式是通过竖直堆叠半导体芯片以实现高密度芯片堆叠的封装技术。与具有单个半导体芯片的常规封装件相比，这种封装技术可将许多种半导体芯片集成在较小区域中。

随着半导体产品的尺寸减小，必须缩小半导体封装件。此外，虽然各个封装件中的半导体芯片的数量应该增加以符合对大容量和多功能的需求，但是还期望发展一种可实现高度可靠和容纳大量半导体芯片的小半导体封装件的封装技术。

发明内容

在一个实施例中，一种半导体封装件包括：封装衬底；并排安装在封装衬底上的第一芯片堆叠件和第二芯片堆叠件，其中，第一芯片堆叠件和第二芯片堆叠件中的每一个包括堆叠在封装衬底上的多个半导体芯片，其中，多个半导体芯片中的每一个包括设置在其对应的边缘区上的多个接合焊盘，其中，所述多个接合焊盘中的至少一些是功能性接合焊盘，并且其中，功能性接合焊盘占据的区实质上小于整个所述对应的边缘区。

在一些实施例中，所述半导体封装件还可包括设置在第一芯片堆叠件与第二芯片堆叠件之间的封装衬底上的第三芯片。

在一些实施例中，边缘区包括第一区和第二区，并且在第一区中的功能性接合焊盘的密度实质上大于在第二区中的功能性接合焊盘的密度。

在一些实施例中，第一芯片堆叠件和第二芯片堆叠件各自具有实质上阶梯状的结构。

在一些实施例中，所述多个接合焊盘中的至少一些接合焊盘是伪焊盘，并且伪焊盘占据边缘区的未被功能性接合焊盘占据的部分。

在一些实施例中，功能性接合焊盘电连接至半导体芯片的集成电路，其中伪焊盘不电连接至集成电路，并且其中，第一芯片堆叠件的功能性接合焊盘和第二芯片堆叠件的伪焊盘邻近于彼此布置。

在一些实施例中，第一芯片堆叠件的功能性接合焊盘通过第二芯片堆叠件的伪焊盘连接至封装衬底。

在一些实施例中，第一芯片堆叠件和第二芯片堆叠件经接合线连接至封装衬底。

在一些实施例中，一种半导体封装件包括：封装衬底；第一芯片堆叠件和第二芯片堆叠件，它们并排安装在封装衬底上并且经接合线连接至封装衬底，其中，第一芯片堆叠件和第二芯片堆叠件各自包括堆叠在封装衬底上的多个半导体芯片，第一芯片堆叠件和第二芯片堆叠件各自具有阶梯结构，其中半导体芯片中的每一个包括设置在其顶表面的边缘区上的功能性接合焊盘，功能性接合焊盘占据的区域实质上小于整个边缘区，并且其中，第一芯片堆叠件的功能性接合焊盘不邻近于第二芯片堆叠件的功能性接合焊盘布置。

在一些实施例中，一种半导体封装件包括：封装衬底；以及并排安装在封装衬底上的第一芯片堆叠件和第二芯片堆叠件，其中，第一芯片堆叠件包括多个第一半导体芯片，多个第一半导体芯片各自包括沿其第一边缘布置的多个第一接合焊盘，并且其中，第二芯片堆叠件包括多个第二半导体芯片，多个第二半导体芯片各自包括沿着面对第一边缘的第二边缘布置的多个第二接合焊盘。