[发明专利]SARADC的采样保持电路

说明书

技术领域

本发明涉及一种半导体集成电路，特别是涉及一种逐次逼近寄存器型(SAR)模拟数字转换器(ADC)的采样保持电路。

背景技术

如图1所示，是现有SAR ADC的采样保持电路图；现有SAR ADC的采样保持电路的一个通道包括：PMOS开关PS101和PS102，CMOS开关CS101和CS102，NMOS开关NS101、NS102和NS103。CMOS开关CS101为正参考电压VREFP的选通开关；PMOS开关PS102和NMOS开关NS103为输入通道的输入模拟信号VIN的选通开关；NMOS开关NS101为负参考电压VREFN的选通开关；PMOS开关PS101闭合时电容C101的下级板Y接正参考电压VREFP；CMOS开关CS102闭合时电容C101的下级板Y接输入电压VIN；NMOS开关NS102闭合时电容C101的下级板Y接负参考电压VREFN；开关S101闭合时电容C101的上极板X虚地；同一时刻开关PS101、CS102和NS102最多只能有一个开关闭合。

开关PS101、CS102和NS102和电容C101组成以采样电容单元结构101，由多个这样的采样电容单元结构组成采样电容阵列，也即不同采样电容单元结构的电容C101的大小一般设置为不同，但是连接方式都相同，多个采样电容单元结构的电容C101并联后能使整个采样电容阵列的电容大小得到方便调节。比较器102的反相输入端连接开关CS101的上极板X，比较器102的输出端连接到逐次逼近寄存器103，所述比较器的正相输入端接地。

如图2所示，是图1的采样期的状态图；采样期时，开关CS101、NS101、PS102、NS103、CS102和S101闭合，其他开关打开。输入模拟信号VIN被电容C101采样。

如图3所示，是图1的量化期的状态图；量化期时，开关CS101和NS101闭合，PS101和NS102由SAR逻辑控制信号控制闭合或打开，其他开关打开。被采样的输入模拟信号VIN被逐级量化为数字信号。

时间常数由开关电阻和采样电容决定：τ＝RC；而时间常数限制了SAR ADC的采样和转换速率，希望有尽可能小的时间常数，失配(Mismatch)限制了电容值不能太小，减小开关电阻就得使用大的面积，开关的面积在整个SAR ADC中占有很大的比例。

发明内容

本发明所要解决的技术问题是提供一种SAR ADC的采样保持电路，能节省芯片面积。

为解决上述技术问题，本发明提供的SAR ADC的采样保持电路的每一通道包括：

采样电容阵列，所述采样电容阵列由多个重复排列的采样电容单元组成，各所述采样电容单元都包括一个采样电容以及和该采样电容的下极板连接的第一开关和第二开关。

所述采样电容的上极板连接到比较器的反相输入端，所述比较器的正相输入端接地。

第三开关连接在所述采样电容的上极板和所述比较器的输出端之间。

第四开关和第一开关依次连接在正参考电压和所述采样电容的下极板之间。

第五开关和第二开关依次连接在负参考电压和所述采样电容的下极板之间。

输入模拟信号通过第六开关连接到所述第四开关和所述第一开关的连接点，所述输入模拟信号通过第七开关连接到所述第五开关和所述第二开关的连接点。

采样期间，所述第六开关、所述第七开关、所述第一开关和所述第二开关闭合使所述输入模拟信号连接到所述采样电容的下极板，所述第三开关闭合使所述采样电容的上极板接虚地，所述第四开关和所述第五开关打开。

量化期间，所述第四开关和所述第五开关闭合，所述第三开关、所述第六开关和所述第七开关打开，所述第一开关和所述第二开关由SAR逻辑控制信号控制闭合或打开。

进一步的改进是，所述第四开关为CMOS开关。

进一步的改进是，所述第一开关为PMOS开关。

进一步的改进是，所述第五开关为NMOS开关。

进一步的改进是，所述第二开关为NMOS开关。

进一步的改进是，所述第六开关为PMOS开关。

进一步的改进是，所述第七开关为NMOS开关。

进一步的改进是，所述比较器的输出端连接到逐次逼近寄存器。

进一步的改进是，各所述采样电容单元的采样电容的大小不同。