[发明专利]一种适用于HEVC标准的高吞吐率DCT和IDCT硬件复用结构

说明书

技术领域

本发明属于高清数字视频压缩编解码技术领域，针对HEVC视频编解码标准，具体涉及一种适用于HEVC视频编码标准下视频编码器和解码器中可配置的高吞吐率DCT/IDCT硬件复用结构。

背景技术

HEVC(High Efficiency Video Coding)是由国际电信组织(ITU)和运动图像专家组(MPEG) 联合成立的组织JCTVC提出的下一代视频编解码标准。目标是在相同的视觉效果的前提下，相比于上一代标准H.264/AVC，压缩率提高一倍。压缩率的提高是以计算复杂度的成倍提高为代价。

绝大部分图像中直流和低频区占很大一部分，而高频区则占很小一部分。DCT变换可将图像从空间域变换到频域，产生相关性很小的一些变换系数，有利于图像压缩。IDCT是DCT 的逆过程，应用于解码端为进一步提高图像压缩律，HEVC编码标准支持16x16和32x32的二维整形DCT/IDCT。

HEVC规定了4x4,8x8,16x16,32x32的DCT/IDCT所使用的矩阵。这些矩阵有如下规律：偶数行元素左右对称，奇数行元素左右反对称，偶数行元素组成的矩阵还可继续分解。N点 DCT和IDCT矩阵A_N和

A_N^T 可按下式进行分解：

其中，P_N和P_N^T 可实现排序功能，P_N^T为P_N的转置，P_N具体如下：

P_N(i，j)＝1 for 1＝2*j or 1＝(i-N/2)*2+1；

＝0 otherwise；

B_N和B_N^T实现蝶形运算的功能，具体如下：

其中，E_N/2为单位对角矩阵，为反对角单位矩阵。

A_N/2和A_N/2^T分别为N/2点DCT和IDCT矩阵，可以继续分解。R_N/2为从N点DCT矩阵的奇数行中提取的矩阵，R_N/2^T为R_N/2的转置矩阵。

DCT和IDCT模块是编解码系统性能的瓶颈所在，为了达到对高清视频实时编解码的要求，提高DCT和IDCT模块的性能十分必要。

发明内容

本发明的目的在于提出一种可以克服现有技术不足，适用于HEVC视频编码标准下视频编码器和解码器中可配置的高吞吐率DCT和IDCT硬件复用结构。

本发明提出高吞吐率DCT和IDCT硬件复用结构，其硬件结构是可配置的，可由四种基本的硬件结构单元组成：①PE_N(N点排序单元，具体顺序视DCT和IDCT而定)；②A₄/A₄^T (4点DCT和IDCT硬件复用单元)；③R_N/R_N^T(N点奇数矩阵计算单元)；④BE_N(N点蝶形单元)。

DCT和IDCT硬件复用结构，同时支持DCT和IDCT运算，固定吞吐率为32piexs/cycle，可同时处理8条4X4的输入，4条8x8的输入，2条16x16的输入，1条32x32的输入。以 A₄和A₄^T为基本单元，X表示输入，Y表示相应的DCT或IDCT的输出。公式(2)-(5)显示了实现固定吞吐率32piexs/cycle的DCT需要的硬件，公式(6)-(9)显示了实现固定吞吐率 32piexs/cycle的IDCT需要的硬件。不同尺寸的DCT和IDCT之间部分硬件可以共享。

[Y0₄₀^T，Y0₄₁^T，Y0₄₂^T，Y0₄₃^T，Y1₄₀^T，Y1₄₁^T，Y1₄₂^T，Y1₄₃^T]^T＝