[发明专利]用于可编程集成电路器件的配置位架构

权利要求书

1.一种在集成电路器件上的存储器单元阵列，包括：

布置成至少一列的多个存储器单元，其中：

每个所述存储器单元包括形成两个互补存储器节点的多个晶体管，所述互补存储器节点中的一个互补存储器节点存储值并且所述互补存储器节点中的另一互补存储器节点存储所述值的补码；

所述互补存储器节点中的每个相应的互补存储器节点被连接到所述多个晶体管中的相应的上拉或者下拉晶体管对，其中所述相应的上拉或者下拉晶体管对中的上拉晶体管被串联连接并且在其之间具有相应的共享节点，或者其中所述相应的上拉或者下拉晶体管对中的下拉晶体管被串联连接并且在其之间具有相应的共享节点；

对于包括与第一互补存储器节点相关联的第一相应共享节点和与第二互补存储器节点相关联的第二相应共享节点的、所述多个存储器单元中的第一存储器单元，所述第一相应共享节点被直接连接到与在所述多个存储器单元中的第二存储器单元中的第三互补存储器节点相关联的第三相应共享节点，并且所述第二相应共享节点被直接连接到与在所述多个存储器单元中的第三存储器单元中的第四互补存储器节点相关联的第四相应共享节点。

2.根据权利要求1所述的存储器单元阵列，其中：

所述第二存储器单元被设置在所述第一存储器单元上方；并且

所述第三存储器单元被设置在所述第一存储器单元下方。

3.根据权利要求2所述的存储器单元阵列，其中所述第二存储器单元和所述第三存储器单元被设置邻近所述第一存储器单元；由此：

在所述至少一列中的所述存储器单元的互补存储器节点以交替互补模式连接。

4.根据权利要求1所述的存储器单元阵列，其中每个所述晶体管是非平面多栅极场效应晶体管。

5.根据权利要求1所述的存储器单元阵列，其中：

所述相应的上拉或者下拉晶体管对是PMOS上拉晶体管对；并且

每个所述互补存储器节点形成于单个NMOS下拉晶体管和所述PMOS上拉晶体管对之间。

6.根据权利要求5所述的存储器单元阵列，其中每个所述晶体管是非平面多栅极场效应晶体管。

7.根据权利要求1所述的存储器单元阵列，其中：

所述相应的上拉或者下拉晶体管对是NMOS下拉晶体管对；并且

每个所述互补存储器节点形成于单个PMOS上拉晶体管和所述NMOS下拉晶体管对之间。

8.根据权利要求7所述的存储器单元阵列，其中每个所述晶体管是非平面多栅极场效应晶体管。

9.根据权利要求1所述的存储器单元阵列，其中：

所述集成电路器件是可编程集成电路器件；并且

所述存储器单元阵列形成所述可编程集成电路器件的配置存储器。