[发明专利]控制目标模块的写入均衡的电路及其方法

权利要求书

1.一种写入均衡控制方法，包括以下步骤：

在参考表中注册与多个存储器模块的类型相对应的多个数据相关信号参考延迟值；

将写入均衡相关信号发送至安装在目标板上的第一类型的存储器模块；

检测时钟信号与从安装的存储器模块上的多个存储器装置接收的多个数据相关信号之间的多个时序偏差；以及

根据与所述安装的存储器模块相对应的数据相关信号参考延迟值，在一个时序偏差处在第一范围以外的情况下，对发送至所述安装的存储器模块的一个对应的存储器装置的数据相关信号的延迟进行调整。

2.根据权利要求1所述的写入均衡控制方法，其中，所述数据相关信号包括指示关联的数据信号的有效性的数据选通信号。

3.根据权利要求1所述的写入均衡控制方法，其中，所述存储器装置包括第三代双倍数据速率同步动态随机存取存储器。

4.根据权利要求1所述的写入均衡控制方法，其中，所述安装的存储器模块包括无缓冲双列直插式存储器模块、超薄型双列直插式存储器模块、寄存器式双列直插式存储器模块或小型双列直插式存储器模块。

5.根据权利要求1所述的写入均衡控制方法，其中，根据所述目标板的拓扑结构来区分所述数据相关信号参考延迟值。

6.根据权利要求1所述的写入均衡控制方法，其中，当一个时序偏差超过与所述安装的存储器模块相对应的数据相关信号参考延迟值的25％以上时，通过参照该数据相关信号参考延迟值来调整发送至与所述第一范围以外的所述时序偏差相对应的存储器装置的数据相关信号的延迟。

7.根据权利要求6所述的写入均衡控制方法，其中，利用通过了写入均衡操作的各存储器装置的平均偏离值来调整发送至与所述第一范围以外的所述时序偏差相对应的存储器装置的数据相关信号的延迟。

8.一种写入均衡控制方法，包括以下步骤：

将与多个双列直插式存储器模块的类型相对应的多个数据选通信号参考延迟值存储在参考存储器中作为串行存在检测信息；

利用所述串行存在检测信息来识别安装在目标板上的一个双列直插式存储器模块的类型，并向安装的双列直插式存储器模块提供包括时钟信号、命令、地址和数据选通信号在内的多个写入均衡相关信号；

检测所述时钟信号与从安装的双列直插式存储器模块上的多个存储器装置接收的多个数据选通信号之间的多个时序偏差；以及

基于通过了写入均衡操作的各存储器装置的平均偏离值和与安装的双列直插式存储器模块相对应的数据选通信号参考延迟值，来对发送至与处在第一范围以外的一个时序偏差相对应的存储器装置的数据选通信号的时序进行调整。

9.根据权利要求8所述的写入均衡控制方法，其中，所述参考存储器包括非易失性半导体存储器。

10.根据权利要求8所述的写入均衡控制方法，其中，当所述存储器装置包括第三代双倍数据速率同步动态随机存取存储器时，所述双列直插式存储器模块包括缓冲器芯片。

11.根据权利要求8所述的写入均衡控制方法，其中，所述双列直插式存储器模块包括第三代双倍数据速率双列直插式存储器模块。

12.根据权利要求8所述的写入均衡控制方法，其中，根据所述目标板的拓扑结构来区分所述数据选通信号参考延迟值。

13.根据权利要求8所述的写入均衡控制方法，其中，所述第一范围在与所述安装的双列直插式存储器模块相对应的数据选通信号参考延迟值的25％以内。

14.根据权利要求8所述的写入均衡控制方法，其中，根据系统芯片来区分所述多个数据选通信号参考延迟值。