[发明专利]封装基板和集成电路芯片

说明书

技术领域

本发明实施例涉及集成电路技术，尤其涉及一种封装基板和集成电路芯片。

背景技术

集成电路芯片是一种微型电子器件或部件。采用一定的工艺，把一个电路中所需的晶体管、电阻、电容和电感等元件制作在一小块或几小块半导体晶片或介质基板上，成为具有所需电路功能的微型结构，广泛应用于各行各业。其中，打线键合(英文：wire bond，简称：W/B)封装方式在集成电路芯片封装中较为常用。

图1为现有技术中常规的集成电路芯片的剖面图，如图1所示，这种芯片包括封装基板、粘合剂和裸晶，图1中的封装方式是W/B封装方式，封装基板包括基板层11(核心材料或预浸材料以及其他基板层结构)、焊指区13、阻焊层12(英文：solder mask，简称：S/M)以及阻焊层12上的置晶区14，在焊指区13下面的基板层11上有导电孔15。集成过程中，裸晶16(die)通过粘合剂17(epoxy)键合固定在封装基板(substrate)的置晶区14上，然后通过键合线18(bonding wire)将裸晶16的管脚与S/M上开窗形成的焊指区13连接起来，从而形成裸晶16与封装基板的有效电性连结。接着通过基板的各层互连走线与最下层的焊球(solder ball)，引出芯片对外的电性接口，完成集成电路芯片。

然而，按照图1的常见封装基板设计，其裸晶与焊指区的距离较近时，在封装过程中，通过焊锡将连接有键合线的裸晶的管脚和焊指区进行焊接时，容易发生粘合剂受热溢出至焊指区，使有效的焊指区空间变小，焊锡不能有效填充焊指区，容易发生虚焊或者焊接不牢固，导致集成电路芯片的封装的优良率较低。

发明内容

本发明提供一种封装基板和集成电路芯片，用于解决现有技术中，封装基板设计，其裸晶与焊指区的距离较近时，通过焊锡连接键合线两段时，容易发生粘合剂溢出至焊指区，使有效的焊指区空间变小，焊锡不能有效填充在焊指区，发生虚焊或者焊接不牢固，导致集成电路芯片封装的优良率较低的问题。

本发明第一方面提供一种封装基板，包括：基板层和阻焊层，所述阻焊层设置在所述基板层的上部；所述阻焊层包括置晶区、开窗形成的焊指区和保护区；每个焊指区对应设置有导电孔；所述导电孔为设置在所述基板层上的通孔；

所述保护区为在所述阻焊层上开窗形成的凹槽，且所述保护区位于所述焊指区和所述置晶区之间，用于防止粘合剂从所述置晶区溢至所述焊指区。

结合第一方面，在第一方面的第一种可能的实施方式中，所述保护区包括在所述焊指区和所述置晶区之间的阻焊层上开窗形成的围绕所述置晶区的环状凹槽。

结合第一方面的第一种可能的实施方式，在第一方面的第二种可能的实施方式中，所述环状凹槽的个数为至少一个。

本发明第二方面提供一种集成电路芯片，包括：裸晶、粘合剂和封装基板；

所述封装基板包括基板层和阻焊层，所述阻焊层设置在所述基板层的上部；所述阻焊层包括置晶区、开窗形成的焊指区和保护区；每个焊指区对应设置有导电孔；所述导电孔为设置在所述基板层上的通孔；所述裸晶通过所述粘合剂固定在所述封装基板的所述置晶区上；

其中，所述保护区为在所述阻焊层上开窗形成的凹槽，且所述保护区位于所述焊指区和所述置晶区之间，用于防止粘合剂从所述置晶区溢至所述焊指区。

结合第二方面，在第二方面的第一种可能的实施方式中，还包括至少与所述焊指区数量相同的键合线，所述键合线用于连接所述裸晶的管脚和对应的焊指区。

结合第二方面或者第二方面的第一种可能的实施方式，在第二方面的第二种可能的实施方式中，所述保护区包括在所述焊指区和所述置晶区之间的阻焊层上开窗形成的围绕所述置晶区的环状凹槽。

结合第二方面的第二种可能的实施方式，在第二方面的第三种可能的实施方式中，所述环状凹槽的个数为至少一个。

结合第二方面、第二方面的第一至第三种中的任一种可能的实施方式，在第二方面的第四种可能的实施方式中，还包括：塑模结构，所述塑模结构为灌塑封装在所述裸晶和所述封装基板上的成型部件。

结合第二方面、第二方面的第一至第三种中的任一种可能的实施方式，在第二方面的第五种可能的实施方式中，还包括：加盖结构，所述加盖结构封装在所述裸晶和所述封装基板外侧的保护结构。

本发明提供的封装基板和集成电路芯片，通过在封装基板的阻焊层上开窗形成保护区，该保护区的位置在焊指区和置晶区之间，在集成电路的过程中，用于固定裸晶的粘合剂溢出时，保护区可以有效防止粘合剂溢至焊指区遮蔽焊指区，保持焊指区的区域可完整用于焊接，有效提高集成电路芯片封装的优良率。