[发明专利]具有从故障保持电路到重新获得锁相的柔性过渡的装置和方法有效
申请号: | 201510047905.9 | 申请日: | 2015-01-30 |
公开(公告)号: | CN104821819B | 公开(公告)日: | 2018-11-02 |
发明(设计)人: | G·J·阿兰;J·L·福特尔 | 申请(专利权)人: | 赫梯特微波有限责任公司 |
主分类号: | H03L7/08 | 分类号: | H03L7/08 |
代理公司: | 中国国际贸易促进委员会专利商标事务所 11038 | 代理人: | 刘倜 |
地址: | 美国马*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 具有 故障 保持 电路 重新 获得 柔性 过渡 装置 方法 | ||
本发明涉及具有从故障保持电路到重新获得锁相的柔性过渡的装置和方法。在特定配置中,时钟系统,包括:PLL、控制电路、和经由故障保持开关和可变电阻器电耦合到PLL的环路滤波器的输入的保持电路。所述控制电路基于选中的参考时钟信号而产生PLL的输入时钟信号。当所述控制电路确定选中参考时钟信号不可靠时,所述控制电路禁用PLL的反馈回路并打开故障保持开关。在所选中的参考时钟信号改变或变得不可靠之后,所述控制电路使能PLL的反馈回路,并保持所述故障保持开关打开,以及随时间控制可变电阻器的电阻,以提供从故障保持到重新获取的相位锁定的软过渡。
技术领域
本发明实施例涉及电子电路,并且更具体地涉及锁相环(PLL)。
背景技术
锁相环(PLL)用于各种应用,用于产生具有受控相位和与基准时钟信号的频率关系的输出时钟信号。锁相环可用于例如频率合成器、通信系统和/或芯片至芯片通信。
时钟发生电路经常包括PLL,用于锁定由PLL的压控振荡器(VCO)向传入基准时钟信号的相位产生的输出时钟信号。例如,高精度的可调振荡器可锁相到嘈杂的参考时钟信号,以及PLL可以操作以抑制相位噪声和衰减抖动。
发明内容
在一个方面,一种装置包括:第一锁相环(PLL)、控制电路、故障保持电路和可变电阻器。第一PLL被配置为接收输入时钟信号,并包括环路滤波器。该控制电路被配置成接收一个或更多个参考时钟信号,并且被配置为基于所述一个或更多个参考时钟信号产生输入时钟信号。故障保持电路被配置以在输出产生保持电压。可变电阻器和在故障保持电路的输出和环路滤波器的输入之间电串联连接。所述控制电路进一步被配置以产生电阻控制信号,以控制可变电阻器的电阻。
在另一个方面,一种时钟信号发生的方法,包括:使用控制电路产生PLL的输入时钟信号;在故障保持电路的输出产生故障保持电压,该故障保持电路经由可变电阻电连接到PLL的环路滤波器的输入;并使用控制电路控制可变电阻器的电阻。
在另一个方面,一种时钟系统包括:PLL、控制电路、故障保持电路和可变电阻器。PLL被配置为接收输入时钟信号,并包括环路滤波器。该控制电路被配置为接收两个或更多的参考时钟信号,并产生输入时钟信号。所述控制电路被进一步配置为控制所述PLL为多个工作模式中的一个,包括保持模式和相位锁定模式。故障保持电路被配置以在输出产生保持电压。可变电阻器和在故障保持电路的输出和环路滤波器的输入之间电串联连接。所述控制电路进一步被配置为控制所述可变电阻器的电阻。
附图说明
图1是根据一个实施例的时钟系统示意图。
图2是根据一个实施例的时钟发生电路的示意图。
图3是根据一个实施例的时钟发生电路的一部分的示意图。
图4是根据另一实施例的时钟发生电路的一部分的示意图。
图5是根据一个实施例的时钟发生电路的时序图。
具体实施方式
实施例的以下详细描述提出了本发明的具体实施例的各种描述。然而,本发明可以以许多不同方式体现,如由权利要求书定义和涵盖。在本说明书中,参考了附图,其中类似的参考数字可以指示相同或功能相似的元件。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于赫梯特微波有限责任公司,未经赫梯特微波有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201510047905.9/2.html,转载请声明来源钻瓜专利网。