[发明专利]字线电压产生电路以及存储器

权利要求书

1.一种字线电压产生电路，连接于闪存单元的源线与字线之间，其特征在于，包括：

电压转换电路，连接于控制信号线与第一节点之间；

延迟电路，连接于所述第一节点与第一电容之间；

第一电容，串联于所述延迟电路与第二节点之间；

第一PMOS晶体管，连接在第一电源端与所述第二节点之间，其栅极连接第三节点；

第二PMOS晶体管，连接在所述第二节点与所述第三节点之间，其栅极连接第四节点；

第一NMOS晶体管，所述第一NMOS晶体管的漏极连接所述第三节点，栅极连接所述第四节点，栅极与源极之间连接第一反相电路；

第二反相电路，连接于所述第一节点与所述第四节点之间；

第二电容，所述第二电容的一极连接所述第二节点，另一极接地；

第三电容，所述第三电容的一极连接所述第二节点，另一极接地。

2.如权利要求1所述的字线电压产生电路，其特征在于，所述第二节点的输出电压作为字线电压。

3.如权利要求1所述的字线电压产生电路，其特征在于，所述第二反相电路包括：

第三PMOS晶体管，连接于所述第一电源端与所述第四节点之间，其栅极连接所述第一节点；

第二NMOS晶体管，所述第二NMOS晶体管的漏极连接所述第四节点，栅极连接第二电源端；

第三NMOS晶体管，所述第三NMOS晶体管的漏极连接所述第二NMOS晶体管的源极，源极接地，栅极连接所述第一节点。

4.如权利要求1所述的字线电压产生电路，其特征在于，所述延迟电路包括依次连接的第三反相电路、第四NMOS晶体管、第四PMOS晶体管、第五NMOS晶体管、第五PMOS晶体管以及第四反相电路，所述第四NMOS晶体管、所述第四PMOS晶体管、所述第五NMOS晶体管以及所述第五PMOS晶体管的栅极相连，所述第四PMOS晶体管和所述第五PMOS晶体管的源极和漏极均连接所述第一电源端，所述第四NMOS晶体管和所述第五NMOS晶体管的源极和漏极均接地。

5.如权利要求3所述的字线电压产生电路，其特征在于，所述电压转换电路包括：

第八PMOS晶体管，连接于第七节点与所述第一电源端之间，其栅极连接第六节点；

第九PMOS晶体管，连接于所述第六节点与所述第一电源端之间，其栅极连接所述第七节点；

第十NMOS晶体管，所述第十NMOS晶体管的源极连接所述第七节点，栅极连接所述第二电源端；

第十一NMOS晶体管，所述第十一NMOS晶体管的漏极连接所述第十NMOS晶体管的漏极，源极接地，栅极连接所述控制信号线；

第十二NMOS晶体管，所述第十二NMOS晶体管的漏极连接所述第六节点，栅极连接所述第二电源端；

第十三NMOS晶体管，所述第十三NMOS晶体管的漏极连接所述第十二NMOS晶体管的源极，源极接地，栅极与所述控制信号线之间连接第五反相电路；

第六反相电路，连接在所述第七节点与所述第一节点之间。

6.如权利要求3或5中所述的字线电压产生电路，其特征在于，所述第一电源端接8V的电压，所述第二电源端接5V的电压。

7.如权利要求1所述的字线电压产生电路，其特征在于，所述第一电容的电容值为1pF-2pF。

8.如权利要求1所述的字线电压产生电路，其特征在于，所述第二电容的电容值为10pF-15pF。

9.如权利要求1所述的字线电压产生电路，其特征在于，所述第三电容的电容值为10pF-15pF。

10.一种存储器，其特征在于，包括如权利要求1-9中任意一项所述的字线电压产生电路，连接于闪存单元的源线与字线之间。