[发明专利]字线电压产生电路以及存储器

说明书

技术领域

本发明涉及半导体存储器技术领域，尤其涉及一种字线电压产生电路以及存储器。

背景技术

对存储单元进行快速读写，一直是高速存储器芯片(如flash等)的追求目标。存储单元的字线上的读写操作字线电压建立时间是制约读写速度的重要因素，因此，对于存储器来说，字线电压产生电路尤为重要。

闪存的结构参考图1所示，由若干闪存单元组成的阵列，并且每个闪存单元连接相应的源线、字线以及位线。所有的源线连在一起，为高电平。一条位线和一条字线，对应一个闪存单元，选中一个闪存单元时，字线和位线为低电平，同一根位线上，不选中的闪存单元，字线电压为高电平；选中的闪存单元，字线电压为0V。现有技术中，通常采用分压电路使得未选中的闪存单元产生比字线电压低的源线电压，确保不会对这部分未选中闪存单元进行写操作。

现有技术中的分压电路参考图2所示，包括第一电阻R1、第二电阻R2、第三电阻R3和第四电阻R4，经过分压电路，产生源线电压VSL。其中，源线电源VSL与输入电压VPP之间的关系为：

通过分压电路产生的源线电压VSL，比字线WL的电压低，确保该闪存单元不进行写操作。然而，现有技术中，采用分压电路的结构使得源线电压比字线电压低时，电路中还需要使用较多的电阻以及较多的晶体管，使得使得芯片的面积增大。

发明内容

本发明的目的在于，提供一种字线电压产生电路，减少晶体管的数量，并且不需要使用较多的电阻，节省芯片的面积。

为解决上述技术问题，本发明提供一种字线电压产生电路，连接于闪存单元源线与字线之间，其字线电压产生电路包括：

电压转换电路，连接于控制信号线与第一节点之间；

延迟电路，连接于所述第一节点与第二节点之间；

第一电容，串联于所述延迟电路与所述第二节点之间；

第一PMOS晶体管，连接在第一电源端与所述第二节点之间，其栅极连接第三节点；

第二PMOS晶体管，连接在所述第二节点与所述第三节点之间，其栅极连接第四节点；

第一NMOS晶体管，所述第一NMOS晶体管的漏极连接所述第三节点，栅极连接所述第四节点，栅极与源极之间连接第一反相电路；

第二反相电路，连接于所述第一节点与所述第四节点之间；

第二电容，所述第二电容的一极连接所述第二节点，另一极接地；

第三电容，所述第三电容的一极连接所述第二节点，另一极接地。

可选的，所述第二节点的输出电压作为字线的电源电压。

可选的，所述第二反相电路包括：

第三PMOS晶体管，连接于所述第一电源端与所述第四节点之间，其栅极连接所述第一节点；

第二NMOS晶体管，所述第二NMOS晶体管的漏极连接所述第四节点，栅极连接第二电源端；

第三NMOS晶体管，所述第三NMOS晶体管的漏极连接所述第二NMOS晶体管的源极，源极接地，栅极连接所述第一节点。

可选的，所述延迟电路包括依次连接的第三反相电路、第四NMOS晶体管、第四PMOS晶体管、第五NMOS晶体管、第五PMOS晶体管以及第四反相电路，所述第四NMOS晶体管、所述第四PMOS晶体管、所述第五NMOS晶体管以及所述第五PMOS晶体管的栅极相连，所述第四PMOS晶体管和所述第五PMOS晶体管的源极和漏极均连接所述第一电源端，所述第四NMOS晶体管和所述第五NMOS晶体管的源极和漏极均接地。

可选的，所述电压转换电路包括：

第八PMOS晶体管，连接于第七节点与所述第一电源端之间，其栅极连接第六节点；

第九PMOS晶体管，连接于所述第六节点与所述第一电源端之间，其栅极连接所述第七节点；

第十NMOS晶体管，所述第十NMOS晶体管的源极连接所述第七节点，栅极连接所述第二电源端；

第十一NMOS晶体管，所述第十一NMOS晶体管的漏极连接所述第十NMOS晶体管的漏极，源极接地，栅极连接所述控制信号线；

第十二NMOS晶体管，所述第十二NMOS晶体管的漏极连接所述第六节点，栅极连接所述第二电源端；

第十三NMOS晶体管，所述第十三NMOS晶体管的漏极连接所述第十二NMOS晶体管的源极，源极接地，栅极与所述控制信号线之间连接第五反相电路；

第六反相电路，连接在所述第七节点与所述第一节点之间。

可选的，所述第一电源端接8V的电压，所述第二电源端接5V的电压。