[发明专利]消除码间串扰的方法及一种判决反馈序列预测器

权利要求书

1.一种判决反馈序列预测器，其特征在于，包括：

码间串扰成形滤波器，用于接收输入信号，对所述输入信号进行处理以改变码间串扰的抽头能量分布，得到第一输出信号，并将所述第一输出信号传输至改进型前馈均衡器，所述第一输出信号的后体码间串扰的第一抽头的能量小于所述输入信号的后体码间串扰的第一抽头的能量，所述第一输出信号的后体码间串扰的第二抽头的能量大于所述输入信号的后体码间串扰的第二抽头的能量；

改进型前馈均衡器，用于接收所述第一输出信号，消除所述第一输出信号中前体码间串扰的所有抽头和后体码间串扰的第一个抽头，得到第二输出信号，并将所述第二输出信号传输至改进型判决反馈均衡器；

改进型判决反馈均衡器，用于接收所述第二输出信号，消除所述第二输出信号中后体码间串扰的第u+1至u+m个抽头，所述u和m为正整数，所述u>1，所述m为所述改进型判决反馈均衡器消除的码间串扰的抽头的总个数，得到第三输出信号，并将所述第三输出信号传输至改进型并行判决反馈解码器，其中，所述改进型判决反馈均衡器中，第一反馈回路中加法器的计算时间为两个时钟周期；

改进型并行判决反馈解码器，用于接收所述第三输出信号，进行维特比译码，并消除所述第三输出信号中后体码间串扰的第2个至第u个抽头，得到消除码间串扰后的目标信号，所述改进型并行判决反馈解码器中的闭合反馈回路的计算时间为2个时钟周期。

2.根据权利要求1所述的判决反馈序列预测器，其特征在于，

所述码间串扰成形滤波器为系数可配置的1阶无限冲击响应滤波器，所述码间串扰成形滤波器的传递函数为：其中系数K_isf表示所述码间串扰成形滤波器对输入信号中码间串扰的抽头能量分布的改变程度，Z为滤波器的传递函数Z域表达式的复变量，Z＝e^jw，w表示角频率。

3.根据权利要求1所述的判决反馈序列预测器，其特征在于，

所述改进型前馈均衡器为有限冲激响应自适应滤波器；

所述改进型前馈均衡器包括k+1个乘法器、k+1个加法器和k+2个延时单元，所述k为前体码间串扰的抽头个数。

4.根据权利要求1所述的判决反馈序列预测器，其特征在于，

所述改进型判决反馈均衡器为一个包含反馈回路的无限冲激响应自适应滤波器；

所述改进型判决反馈均衡器包括m个乘法器、m个加法器、m+3个延时单元和1个判决器，所述改进型判决反馈均衡器中包括所述1个判决器和所述m个加法器组成的所述第一反馈回路；

所述第一反馈回路中包括3个延时单元，所述3个延时单元分别位于两个不同的加法器之间。

5.根据权利要求4所述的判决反馈序列预测器，其特征在于，

所述第一反馈回路中的3个延时单元中，其中2个延时单元依次位于所述判决器之后；另外1个延时单元位于所述第一反馈回路中中间两个加法器之间。

6.根据权利要求5所述的判决反馈序列预测器，其特征在于，

所述改进型判决反馈均衡器中还包括一个由所述1个判决器、1个加法器和1个乘法器组成的第二反馈回路；

所述第二反馈回路中包括2个延时单元，其中1个所述延时单元位于所述判决器之后，另外1个所述延时单元位于所述1个乘法器和所述1个加法器之间。

7.根据权利要求1所述的判决反馈序列预测器，其特征在于，

所述改进型并行判决反馈解码器包括一维分支度量计算BM1D模块、一维分支度量选择MUX模块、四维分支度量计算BM4D模块、幸存路径度量累加比较选择ACS模块和幸存路径存储SMU模块；

所述MUX、BM4D、ACS和SMU模块组成闭环反馈回路，所述BM1D模块位于所述闭环反馈回路之外，所述闭环反馈回路中包括2个延时单元，所述2个延时单元分别位于两个不同的模块之间。

8.根据权利要求7所述的判决反馈序列预测器，其特征在于，

所述改进型并行判决反馈解码器的所述闭环反馈回路的所述2个延时单元中，其中1个延时单元位于所述ACS模块内，另1个延时单元位于所述BM4D模块之后。