[发明专利]消除码间串扰的方法及一种判决反馈序列预测器

说明书

技术领域

本发明涉及通信技术领域，尤其涉及一种消除码间串扰的方法及一种判决反馈序列预测器。

背景技术

以太网从10M开始发展，经历几多的变迁，发展到现在的千兆以太网。千兆以太网以高效、高速、高性能为特点，已经广泛应用在金融、商业、教育、政府机关等行业。

千兆以太网采用了1000BASE-T的以太网技术，能够实现使用4对非屏蔽5类双绞线作为传输介质提供1000M的传输速度。在1000BASE-T技术的具体实现过程中，在全部4对5类双绞线上同时进行双向收发传输；同时在每一个线对上使用了五电平脉冲幅度调制模式(Pulse Amplitude Modulation，PAM-5)。这样4个线对便组成了四维五电平脉冲幅度调制模式(4D-PAM5)，每个四维信号可被看成从5元信号集{-2,-1,0,1,2}中选出的1元信号组成，每个四维信号可以传输8比特信息，使得每个线对的调制率维持在125M波特率(baud)上。这种调制方式在提高传输带宽的同时也使得电平间隔降低至3电平米勒编码的1/2，相当于6dB的信噪比损失，因而使得信道的各种干扰问题显得越发严重。在各种信道干扰问题中，插入损耗是最为严重的问题，会带来严重的码间串扰(InterSymbol Interference，ISI)，足以使得接收信号的眼图完全闭合。为此，一般采用高性能的判决反馈序列预测器(Decision-feedback Sequence Estimation，DFSE)来消除ISI，使得接收信号的眼图张开，以便准确地恢复发送码元。

如图1所示，现有技术中的DFSE一般由前馈均衡器(Feed Forward Equalizer，FEE)101、判决反馈均衡器(Decision Feedback Equalizer，DFE)102和并行判决反馈解码器(Parallel Decision Feedback Decoder，PDFD)103等模块组成。其中，FEE 101包括K个乘法、K个减法器(加法器)和K+1个延时单元，所述K为前体ISI的抽头个数；DFE102包括L个乘法器、L个减法器(加法器)、L个延时单元和1个判决器，所述L为后体ISI的抽头个数；PDFD103包括一维分支度量计算(1-D Branch Metrics,BM1D)模块、一维分支度量选择(Multiplexers,MUX)模块、四维分支度量计算(4-D Branch Metrics，BM4D)模块、幸存路径度量累加比较选择(Add-compare-select，ACS)模块和幸存路径存储(Survivor Memory Unit，SMU)模块，所述BM1D、MUX、BM4D、ACS和SMU模块形成一个闭环反馈回路。为了从上述ISI信道中恢复出目标信号，现有的DFSE的解决方案为：在上述采用了4对双绞线的1000BASE-T信道中，对于线对j(j＝0,1,2,3)，DFSE接收信号可以表示为下述公式(1)：