[发明专利]一种应用于低功耗PipelineADC的比较器

说明书

技术领域

本发明涉及一种应用于低功耗Pipeline ADC的比较器。

背景技术

随着便携设备应用日益普及，低功耗和高速已成为ADC设计的两大主流方向。在低功耗Pipeline ADC设计中，高速低功耗比较器的设计十分重要，这关系到整个ADC的速度、精度、功耗和芯片的面积。由于Pipeline ADC需要多个子Flash-ADC量化输入信号，这些Flash-ADC又由多个比较器组成，因此低功耗的比较器对于减小整个电路的功耗占有重要地位。

高速比较器包括预放大电路和锁存电路，相对于一般的锁存比较器，其速度得到了一定的提升。高速比较器的功耗由Pipeline ADC的精度和速度决定，而预放大电路部分的功耗基本与采样频率和电流成正比，这占据了比较器总体功耗非常重要的一部分，因此，减小此类比较器的功耗主要是减少预放大电路部分的功耗。

发明内容

发明目的：针对传统AB类和动态四输入差分高速比较器功耗大的特点，本发明提出一种应用于低功耗Pipeline ADC的比较器，通过控制比较器预放大电路的偏置电压来控制预放大电路在复位相和比较相的电流，以有效降低比较器的功耗。

技术方案：为实现上述目的，本发明采用的技术方案为：

一种应用于低功耗Pipeline ADC的比较器，在传统四输入差分比较器的基础上进行改进，在不影响其原有性能的基础上，能有效降低四输入差分比较器的功耗，该比较器包括比较电路和辅助电路，其中比较电路包括预防大电路和锁存电路，各个电路的具体结构如下：

所述预防大电路包括第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5和第六PMOS管MP6，所述锁存电路包括第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第七PMOS管MP7、第八PMOS管MP8、第九PMOS管MP9和第十PMOS管MP10，所述辅助电路包括第六NMOS管MN6和第七NMOS管MN7；

第一PMOS管MP1的源极接电源VDD，第一PMOS管MP1的栅极接第二PMOS管MP2的栅极、第六NMOS管MN6的漏极和第七NMOS管MN7的源极，第一PMOS管MP1的漏极接第四PMOS管MP4的源极和第六PMOS管MP6的源极；

第二PMOS管MP2的源极接电源VDD，第二PMOS管MP2的栅极接第一PMOS管MP1的栅极、第六NMOS管MN6的漏极和第七NMOS管MN7的源极，第二PMOS管MP2的漏极接第三PMOS管MP3的源极和第五PMOS管MP5的源极；

第三PMOS管MP3的栅极接输入电压VREFP，第三PMOS管MP3的源极接第二PMOS管MP2的漏极和第五PMOS管MP5的源极，第三PMOS管MP3的漏极接第六PMOS管MP6的漏极、第一NMOS管MN1的栅极、第二NMOS管MN2的漏极、第三NMOS管MN3的漏极和第五NMOS管MN5的源极；

第四PMOS管MP4的栅极接输入电压VREFN，第四PMOS管MP4的源极接第一PMOS管MP1的漏极和第六PMOS管MP6的源极，第四PMOS管MP4的漏极接第五PMOS管MP5的漏极、第一NMOS管MN1的漏极、第二NMOS管MN2的栅极、第三NMOS管MN3的源极和第四NMOS管MN4的源极；

第五PMOS管MP5的栅极接输入电压VIP，第五PMOS管MP5的源极接第二PMOS管MP2的漏极和第三PMOS管MP3的源极，第五PMOS管MP5的漏极接第四PMOS管MP4的漏极、第一NMOS管MN1的漏极、第二NMOS管MN2的栅极、第三NMOS管MN3的源极和第四NMOS管MN4的源极；

第六PMOS管MP6的栅极接输入电压VIN，第六PMOS管MP6的源极接第一PMOS管MP1的漏极和第四PMOS管MP4的源极；第六PMOS管MP6的漏极接第三PMOS管MP3的漏极、第一NMOS管MN1的栅极、第二NMOS管MN2的漏极、第三NMOS管MN3的漏极和第五NMOS管MN5的源极；

第一NMOS管MN1的栅极接第二NMOS管MN2的漏极、第三NMOS管MN3的漏极、第五NMOS管MN5的源极、第三PMOS管MP3的漏极和第六PMOS管MP6的漏极，第一NMOS管MN1的源极接地，第一NMOS管MN1的漏极接第二NMOS管MN2的栅极、第三NMOS管MN3的源极、第四NMOS管MN4的源极、第四PMOS管MP4的漏极和第五PMOS管MP5的漏极；