[发明专利]一种适用异构多核DSP的高效总线仲裁系统

权利要求书

1.一种适用异构多核DSP的高效总线仲裁系统，其特征在于：包括为共享存储器SSRAM分配的SSRAM专用总线，为DDR3控制器分配的DDR3专用总线，为每个DSP核的外设控制寄存器分配的外设控制寄存器配置总线，为外部存储器接口EMIF16、多通道缓冲串行口McBSP、复通道音频接入接口McASP、通用输入/输出GPIO、Inter－Integrated Circuit I2C以及其他外设部件配置的慢速设备总线和为DSP0/DSP1/DSP2/DSP3内存分配对应的DSP0/DSP1/DSP2/DSP3 L2专用总线，共8条总线；其中慢速设备总线和外设控制寄存器配置总线支持32bit操作位宽，其余总线支持128bit操作位宽；所述SSRAM专用总线，DDR3专用总线，慢速设备总线和L2专用总线采用相同的固定优先级与令牌环轮转相结合的仲裁策略，而外设控制寄存器配置总线采用单一仲裁机制，即令牌环轮转仲裁。

2.根据权利要求1所述的适用异构多核DSP的高效总线仲裁系统，其特征在于：所述L2专用总线有6个一级请求源和17个二级子请求源，其中一级请求源的优先级自高至低依次为SMC转发CPU请求数据通道、ET/SPARC专用通道、SRIO从机专用通道、SRIO主机专用通道、EDMA通用通道1和EDMA通用通道2；

其中，SMC转发CPU请求数据通道可以转发DSP0/DSP1/DSP2/DSP3四个DSP核对存储空间的访问；SRIO从机专用通道有两个，分别为SRIO0从机专用通道和SRIO1从机专用通道；SRIO主机专用通道有两个，分别为SRIO0主机专用通道和SRIO1主机专用通道；EDMA通用通道1有四个，包括DSP0/DSP1/DSP2/DSP3 EDMA通用通道1；EDMA通用通道2有四个，包括DSP0/DSP1/DSP2/DSP3 EDMA通用通道2。

3.根据权利要求1所述的适用异构多核DSP的高效总线仲裁系统，其特征在于：所述外设控制寄存器配置总线的请求源为对应DSP核的EDMA通用通道1和EDMA通用通道2，ET/SPARC专用通道以及EDMA通用通道1和EDMA通用通道2既可以发出读请求也可以发出写请求，读写请求并发时，以写请求优先；所述SRIO主机专用通道分为SRIO主机发送专用通道和SRIO主机接收专用通道，SRIO主机发送专用通道只能发送读寄存器的请求，SRIO主机接收专用通道只能发送写寄存器的请求，所述SRIO从机专用通道的划分与使用情况与SRIO主机专用通道一样。

4.根据权利要求1或2或3所述的适用异构多核DSP的高效总线仲裁系统，其特征在于：所述L2专用总线上SMC转发CPU请求数据通道、EDMA通用通道1和EDMA通用通道2均涉及到四个DSP核的仲裁，采用相同的令牌环轮转策略；编码为4’b0001的令牌环优先级自高至低依次为DSP0、DSP1、DSP2、DSP3，编码为4’b0010的令牌环优先级自高至低依次为DSP1、DSP2、DSP3、DSP0，编码为4’b0100的令牌环优先级自高至低依次为DSP2、DSP3、DSP0、DSP1，编码为4’b1000的令牌环优先级自高至低依次为DSP3、DSP0、DSP1、DSP2；对应四个核均有请求到来时，令牌环4’b0001，4’b0010，4’b0100，4’b1000按顺序自上而下依次循环轮转；

所述L2专用总线上SRIO从机发送专用通道编码为2’b10的令牌环优先级为SRIO0从机发送专用通道优于SRIO1从机发送专用通道，编码为2’b01的令牌环优先级为SRIO1从机发送专用通道优于SRIO0从机发送专用通道；SRIO主机发送专用通道编码为2’b10的令牌环优先级为SRIO0主机发送专用通道优于SRIO1主机发送专用通道，编码为2’b01的令牌环优先级为SRIO1主机发送专用通道优于SRIO0主机发送专用通道；令牌环2’b10，2’b10按顺序自上而下依次循环轮转。