[发明专利]一种适用异构多核DSP的高效总线仲裁系统

说明书

技术领域

本发明涉及异构多核技术领域，特别涉及一种适用异构多核DSP的高效总线仲裁系统。

背景技术

基于4个多核数字信号处理器DSP核和1个指令集计算机RISC核的异构多核DSP系统中，存在4个DSP内存（Cache/RAM）DSP0~DSP3、共享存储器SSRAM、双倍速率同步动态随机存储器DDR（DDR3控制器）、串行Rapid IO SRIO、外部存储器接口EMIF16、通用输入/输出GPIO、Inter－Integrated Circuit I2C、多通道缓冲串行口McBSP、复通道音频接入接口McASP、图形图像匹配SAD及可存储映射的外设控制寄存器等多个其他外设部件。其中，DSP内存DSP0~DSP3、共享存储器SSRAM、DDR3控制器为快速设备，支持128bit操作；其余为慢速设备，支持32bit操作。

在含有中央处理器（CPU）的异构多核DSP系统中，存在外围设备、片内存储、DSP核之间以及DSP核和RISC核之间的数据传输，这些设备间数据传输的读写请求均由相应的数据通道产生。数据的交互主要是通过各数据通道实现的。多核DSP系统的数据通道包括SMC转发CPU请求数据通道、ET/SPARC（可扩充处理器架构）专用通道、SRIO从机写操作专用通道、SRIO从机读操作专用通道、每个DSP核对应两个EDMA通用通道（EDMA通用通道1和EDMA通用通道2）。

本发明提供了一种适用多核DSP的高效总线仲裁系统，在EDMA的管理下，可提供所有的外围设备、片内存储、DSP核之间以及DSP核与RISC核之间进行无阻塞的高速数据交换。

发明内容

本发明为了弥补现有技术的缺陷，提供了一种高效、灵活的适用异构多核DSP的高效总线仲裁系统。

本发明是通过如下技术方案实现的：

一种适用异构多核DSP的高效总线仲裁系统，其特征在于：包括为共享存储器SSRAM分配的SSRAM专用总线，为DDR3控制器分配的DDR3专用总线，为每个DSP核的外设控制寄存器分配的外设控制寄存器配置总线，为外部存储器接口EMIF16、多通道缓冲串行口McBSP、复通道音频接入接口McASP、通用输入/输出GPIO、Inter－Integrated Circuit I2C以及其他外设部件配置的慢速设备总线和为DSP0/DSP1/DSP2/DSP3内存分配对应的DSP0/DSP1/DSP2/DSP3 L2专用总线，共8条总线；其中慢速设备总线和外设控制寄存器配置总线支持32bit操作位宽，其余总线支持128bit操作位宽；所述SSRAM专用总线，DDR3专用总线，慢速设备总线和L2专用总线采用相同的固定优先级与令牌环轮转相结合的仲裁策略，而外设控制寄存器配置总线采用单一仲裁机制，即令牌环轮转仲裁。

所述L2专用总线有6个一级请求源和17个二级子请求源，其中一级请求源的优先级自高至低依次为SMC转发CPU请求数据通道、ET/SPARC专用通道、SRIO从机专用通道、SRIO主机专用通道、EDMA通用通道1和EDMA通用通道2；

其中，SMC转发CPU请求数据通道可以转发DSP0/DSP1/DSP2/DSP3四个DSP核对存储空间的访问；SRIO从机专用通道有两个，分别为SRIO0从机专用通道和SRIO1从机专用通道；SRIO主机专用通道有两个，分别为SRIO0主机专用通道和SRIO1主机专用通道；EDMA通用通道1有四个，包括DSP0/DSP1/DSP2/DSP3 EDMA通用通道1；EDMA通用通道2有四个，包括DSP0/DSP1/DSP2/DSP3 EDMA通用通道2。

所述外设控制寄存器配置总线的请求源为对应DSP核的EDMA通用通道1和EDMA通用通道2，ET/SPARC专用通道以及EDMA通用通道1和EDMA通用通道2既可以发出读请求也可以发出写请求，读写请求并发时，以写请求优先；所述SRIO主机专用通道分为SRIO主机发送专用通道和SRIO主机接收专用通道，SRIO主机发送专用通道只能发送读寄存器的请求，SRIO主机接收专用通道只能发送写寄存器的请求，所述SRIO从机专用通道的划分与使用情况与SRIO主机专用通道一样。