[发明专利]一种基于FPGA的HD-SDI视频处理板

权利要求书

1.一种基于FPGA的HD-SDI视频处理板，包括FPGA芯片，其特征在于，所述FPGA芯片包括GTX IP硬核、多通道数据采集模块、图像压缩模块、UDP打包模块、以太网控制器、AXI总线，

所述GTX IP硬核，用于接收视频信号并输出；

所述多通道数据采集模块，与所述GTX IP硬核及所述AXI总线通信连接，用于接收所述GTX IP硬核输出的所述视频信号并进行解码得到原始视频数据，且将所述原始视频数据输出至所述AXI总线；

所述图像压缩模块，与所述AXI总线通信连接，用于接收所述原始视频数据进行压缩，得到视频压缩码流并输出；

所述UDP打包模块，与所述图像压缩模块连接，用于接收所述视频压缩码流并进行封装，得到封装视频压缩码流；

所述以太网控制器，与所述UDP打包模块连接，用于接收所述封装视频压缩码流并输出

所述多通道数据采集模块包括SDI解码模块和VDMW模块；所述GTX IP硬核、所述SDI解码模块、所述VDMW模块数量相等，均至少有8个；且所述GTX IP硬核、所述SDI解码模块、所述VDMW模块一一对应。

2.根据权利要求1所述的基于FPGA的HD-SDI视频处理板，其特征在于，所述SDI解码模块与所述VDMW模块通信连接，所述SDI解码模块用于接收所述GTX IP硬核输出的所述视频信号并进行解码得到所述原始视频数据，所述VDMW模块用于将所述原始视频数据输出至所述AXI总线。

3.根据权利要求1所述的基于FPGA的HD-SDI视频处理板，其特征在于，所述基于FPGA的HD-SDI视频处理板还包括SDI芯片和以太网芯片，所述SDI芯片与所述FPGA芯片通信连接，用于输出所述视频信号至所述FPGA芯片；

所述以太网芯片与所述以太网控制器通信连接，用于接收所述以太网控制器输出的所述封装视频压缩码流并输出至PC机。

4.根据权利要求3所述的基于FPGA的HD-SDI视频处理板，其特征在于，所述基于FPGA的HD-SDI视频处理板还包括晶体振荡器和BPI模块，所述晶体振荡器与所述FPGA芯片连接，用于输出时钟信号至所述FPGA芯片；

所述BPI模块与所述FPGA芯片连接，用于存储所述FPGA芯片的配置电路及用于启动所述FPGA芯片初始化的软件文件。

5.根据权利要求4所述的基于FPGA的HD-SDI视频处理板，其特征在于，所述FPGA芯片还设置有解密模块，用于对所述配置电路中的比特流进行解密。

6.根据权利要求4所述的基于FPGA的HD-SDI视频处理板，其特征在于，所述FPGA芯片还包括微处理器，所述微处理器与所述AXI总线通信连接，用于获取所述BPI模块中的软件文件并生成软件运行指令，且将所述软件文件及所述软件运行指令输出至所述AXI总线。

7.根据权利要求6所述的基于FPGA的HD-SDI视频处理板，其特征在于，所述基于FPGA的HD-SDI视频处理板还包括存储模块，所述FPGA芯片还包括内存控制器，

所述内存控制器与所述AXI总线通信连接，用于接收所述原始视频数据并控制所述存储模块写入所述原始视频数据，及获取所述软件文件和所述软件运行指令并输出；

所述存储模块与所述内存控制器连接，用于写入所述原始视频数据并缓存，以及获取所述内存控制器输出的所述软件文件和所述软件运行指令，并运行所述软件文件，以启动所述FPGA芯片的初始化。

8.根据权利要求7所述的基于FPGA的HD-SDI视频处理板，其特征在于，

所述基于FPGA的HD-SDI视频处理板还包括HDMI接口模块，所述HDMI接口模块与所述FPGA芯片连接，用于显示所述原始视频数据，

所述FPGA芯片还包括显示控制器，所述显示控制器与所述AXI总线通信连接，用于通过所述AXI总线获取所述存储模块中缓存的所述原始视频数据并输出至所述HDMI接口模块显示。

9.根据权利要求8所述的基于FPGA的HD-SDI视频处理板，其特征在于，所述基于FPGA的HD-SDI视频处理板还包括JTAG接口模块和电源芯片，所述JTAG接口模块与所述FPGA芯片连接，用于对所述FPGA芯片进行下载调试；

所述电源芯片分别与所述FPGA芯片、所述SDI芯片、所述存储模块、所述BPI模块连接，用于将输入电压转化成所述FPGA芯片、所述SDI芯片、所述存储模块、所述BPI模块需要的工作电压并输出。