[发明专利]一种基于FPGA的HD-SDI视频处理板

说明书

本发明涉及一种基于FPGA的HD‑SDI视频处理板，包括FPGA芯片，FPGA芯片包括GTX IP硬核、多通道数据采集模块、图像压缩模块、UDP打包模块、以太网控制器、AXI总线，GTX IP硬核接收视频信号并输出至多通道数据采集模块进行解码，再经过图像压缩模块进行压缩处理，通过UDP打包模块进行封装，最后通过以太网控制器输出，从而在FPGA芯片上完成HD‑SDI视频信号的采集、解码、压缩、传输的功能。

技术领域

本发明涉及视频图像处理领域，更具体地说，涉及一种基于FPGA的HD-SDI视频处理板。

背景技术

随着社会的发展，人们对视频或图像的要求越来越高，如对高分辨的要求、实时性的要求等，要满足这些要求，必须有足够强大的视频信号采集以及前端处理能力的设备，传统的基于DSP或ASIC等视频板，由于在芯片引脚资源及串行处理机制等限制，在采集视频通道数量及数据的处理能力方面都有很大的瓶颈，无法满足这些要求。

发明内容

本发明要解决的技术问题在于，针对现有技术的上述缺陷，提供一种基于FPGA的HD-SDI视频处理板。

本发明解决其技术问题所采用的技术方案是：构造一种基于FPGA的HD-SDI视频处理板。

在本发明所述的基于FPGA的HD-SDI视频处理板，包括FPGA芯片，所述FPGA芯片包括GTX IP硬核、多通道数据采集模块、图像压缩模块、UDP打包模块、以太网控制器、AXI总线，

所述GTX IP硬核，用于接收视频信号并输出；

所述多通道数据采集模块，与所述GTX IP硬核及所述AXI总线通信连接，用于接收所述GTX IP硬核输出的所述视频信号并进行解码得到原始视频数据，且将所述原始视频数据输出至所述AXI总线；

所述图像压缩模块，与所述AXI总线通信连接，用于接收所述原始视频数据进行压缩，得到视频压缩码流并输出；

所述UDP打包模块，与所述图像压缩模块连接，用于接收所述视频压缩码流并进行封装，得到封装视频压缩码流；

所述以太网控制器，与所述UDP打包模块连接，用于接收所述封装视频压缩码流并输出。

优选地，所述多通道数据采集模块包括SDI解码模块和VDMW模块，所述SDI解码模块与所述VDMW模块通信连接，所述SDI解码模块用于接收所述GTXIP硬核输出的所述视频信号并进行解码得到所述原始视频数据，所述VDMW模块用于将所述原始视频数据输出至所述AXI总线。

优选地，所述基于FPGA的HD-SDI视频处理板还包括SDI芯片和以太网芯片，所述SDI芯片与所述FPGA芯片通信连接，用于输出所述视频信号至所述FPGA芯片；

所述以太网芯片与所述以太网控制器通信连接，用于接收所述以太网控制器输出的所述封装视频压缩码流并输出至PC机。

优选地，所述GTX IP硬核、所述SDI解码模块、所述VDMW模块相等且至少有8个，且所述GTX IP硬核、所述SDI解码模块、所述VDMW模块一一对应。

优选地，所述基于FPGA的HD-SDI视频处理板还包括晶体振荡器和BPI模块，所述晶体振荡器与所述FPGA芯片连接，用于输出时钟信号至所述FPGA芯片。

所述BPI模块与所述FPGA芯片连接，用于存储所述FPGA芯片的配置电路及用于启动所述FPGA芯片初始化的软件文件。

优选地，所述FPGA芯片还设置有解密模块，用于对所述配置电路中的比特流进行解密。