[发明专利]半导体存储装置

说明书

一种半导体存储装置包括多个数据储存区；第一内部电路，其被配置成将多个控制信号输入至多个数据储存区；以及第二内部电路，其被配置成响应于测试模式信号，来控制测试控制信号的输入定时，以及根据控制的输入定时将测试控制信号输入至多个数据储存区。

相关申请的交叉引用

本申请要求2014年5月13日向韩国知识产权局提交的申请号为10-2014-0057132的韩国专利申请的优先权，其全部内容通过引用合并于此，如同全文阐述。

技术领域

各种实施例涉及一种半导体集成电路，且更具体而言，涉及一种半导体存储装置。

背景技术

随着半导体存储装置的容量变得更大，开发了对半导体裸片进行层叠。此外，通过使每个层叠的裸片独立地操作来提高响应速度。

然而，因为用于测试层叠之后的每个半导体裸片的引脚数目与用于测试单独的半导体裸片的引脚数目相比，存在更多的限制，所以难以测试这样的半导体存储装置。因此，诸如当半导体存储装置在正常条件下操作时，难以对包括在半导体存储装置中的每个层叠的半导体裸片执行不同的测试。

发明内容

在本发明的一个实施中，一种半导体存储装置可以包括多个数据储存区和第一内部电路，所述第一内部电路被配置成将多个控制信号输入至多个数据储存区。半导体存储装置还可以包括第二内部电路，所述第二内部电路被配置成响应于测试模式信号，来控制测试控制信号的输入定时，以及根据控制的输入定时将测试控制信号输入至多个数据储存区。

在本发明的一个实施例中，一种半导体存储装置可以包括多个数据储存区和正常信号传送路径，所述正常信号传送路径被配置成设定多个数据储存区中的每个的操作模式。另外，半导体存储装置可以包括测试信号传送路径，其被配置成控制多个数据储存区，以在测试模式下允许多个数据储存区以相同的模式执行操作，而在相同的时间多个数据储存区彼此执行不同的操作。

在本发明的一个实施例中，一种半导体存储装置可以包括多个层叠的半导体裸片。另外，多个层叠的半导体裸片中的一个包括第一接口，所述第一接口被配置成在正常模式下，在控制器的控制下单独地设定多个层叠的半导体裸片中的每个的操作模式。另外，多个层叠的半导体裸片中的一个还可以包括第二接口，所述第二接口被配置成从外部测试器件接收测试控制信号，并且针对多个层叠的半导体裸片中的每个用不同的延迟量来延迟测试控制信号。第二接口还可以在测试模式下，将延迟的测试控制信号输入至多个层叠的半导体裸片中的每个。

附图说明

图1是图示根据本发明的一个实施例的半导体存储装置的框图，

图2是图示图1中所示的延迟控制单元的框图，

图3是图示图1中所示的延迟控制单元的框图，

图4是图示根据本发明的一个实施例的半导体存储装置的操作的时序图，

图5是图示根据本发明的一个实施例的半导体存储装置的示意图，以及

图6图示了利用根据本发明的一个实施例的存储器控制器电路的系统的框图。

具体实施方式

在下文中，将参照附图通过各种实施例来描述半导体装置。

参见图1，根据一个实施例的半导体存储器件可以包括：第一接口111、第二接口112、以及第一数据储存区120、第二数据储存区130和第三数据储存区140。第一接口111和第二接口112中的一个或更多个可以包括用来在半导体存储装置中接收和发送信号的所有内部电路。第一接口111和第二接口112可以表示内部电路。