[发明专利]一种移位寄存器单元及其驱动方法、栅极驱动电路、显示装置

权利要求书

1.一种移位寄存器单元，包括：输入模块、输出控制模块和输出模块，其特征在于，

所述输入模块包括第一输入子模块和第二输入子模块；其中，所述第一输入子模块连接信号输入端和第一节点，用于将所述信号输入端输入的信号传输至所述第一节点；所述第二输入子模块连接所述信号输入端、低电平信号输入端和第二节点，用于根据所述信号输入端输入的信号将所述低电平信号输入端输入的信号传输至所述第二节点；

所述输出控制模块连接所述第一节点、时钟信号输入端和所述第二节点，用于根据所述第一节点的信号将所述时钟信号输入端输入的信号传输至所述第二节点；

所述输出模块连接所述第二节点、高电平信号输入端和信号输出端，用于根据所述第二节点的信号将所述高电平信号输入端输入的信号传输至所述信号输出端。

2.根据权利要求1所述的移位寄存器单元，其特征在于，还包括：复位控制模块、复位模块；

所述复位控制模块连接复位信号输入端、所述低电平信号输入端、所述第一节点、第三节点、所述高电平信号输入端和所述第二节点，用于根据所述复位信号输入端输入的信号将所述低电平信号输入端输入的信号传输至所述第一节点，并且将所述高电平信号输入端输入的信号传输至所述第三节点，并且根据所述第三节点的信号将所述低电平信号输入端输入的信号传输至所述第一节点和所述第二节点；

所述复位模块连接所述第三节点、所述低电平信号输入端和所述信号输出端，用于根据所述第三节点的信号将所述低电平信号输入端输入的信号传输至所述信号输出端。

3.根据权利要求1所述的移位寄存器单元，其特征在于，所述第一输入子模块包括：第一晶体管，其栅极和第一级连接所述信号输入端，第二级连接所述第一节点；

所述第二输入子模块包括：第二晶体管，其栅极连接所述信号输入端，第一级连接所述第二节点，第二级连接所述低电平信号输入端。

4.根据权利要求1所述的移位寄存器单元，其特征在于，所述输出控制模块包括：第三晶体管和电容；

所述第三晶体管，其栅极连接所述第一节点，第一级连接所述时钟信号输入端，第二级连接所述第二节点；

所述电容，其一端连接所述第一节点，另一端连接所述第二节点。

5.根据权利要求1所述的移位寄存器单元，其特征在于，所述输出模块包括：第四晶体管；

所述第四晶体管，其栅极连接所述第二节点，第一级连接所述高电平信号输入端，第二级连接所述信号输出端。

6.根据权利要求2所述的移位寄存器单元，其特征在于，所述复位控制模块包括：第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管、第十晶体管和第十一晶体管；

所述第五晶体管，其栅极连接所述复位信号输入端，第一级连接所述第一节点，第二级连接所述低电平信号输入端；

所述第六晶体管，其栅极连接所述第一节点，第一级连接所述第八晶体管的第二级，第二级连接所述低电平信号输入端；

所述第七晶体管，其栅极连接所述第一节点，第一级连接所述第三节点，第二级连接所述低电平信号输入端；

所述第八晶体管，其栅极和第一级连接所述高电平信号输入端，第二级连接所述第六晶体管的第一级；

所述第九晶体管，其栅极连接所述第八晶体管的第二级，第一级连接所述高电平信号输入端，第二级连接所述第三节点；

所述第十晶体管，其栅极连接所述第三节点，第一级连接所述第一节点，第二级连接所述低电平信号输入端；

所述第十一晶体管，其栅极连接所述第三节点，第一级连接所述第二节点，第二级连接所述低电平信号输入端。

7.根据权利要求2所述的移位寄存器单元，其特征在于，所述复位模块包括：第十二晶体管；

所述第十二晶体管，其栅极连接所述第三节点，第一级连接所述信号输出端，第二级连接所述低电平信号输入端。

8.一种栅极驱动电路，其特征在于，包括至少两级如权利要求1-7任一项所述的移位寄存器单元；

除第一级移位寄存器单元外，其余每个移位寄存器单元的信号输入端与其相邻的上一级移位寄存器单元的本级信号输出端相连接；

除最后一级移位寄存器单元外，其余每个移位寄存器单元的复位信号输入端与其相邻的下一级移位寄存器单元的本级信号输出端相连接。