[发明专利]改善共模抑制比的装置和方法

权利要求书

1.一种改善差分放大器的共模抑制比的装置，包括：

第一电路，被配置成至少部分基于作为输入而被提供到差分放大器的差分信号的共模电压而产生偏差；和

第二电路，被配置成缩放所述偏差以产生缩放的偏差并选择性地提供缩放的偏差到所述差分放大器的第一反馈路径或第二反馈路径的第一节点或第二节点以改善差分放大器的共模抑制比，

其中所述第一反馈路径电耦合到所述差分放大器的第一输入端，并且所述第二反馈路径电耦合到所述差分放大器的第二输入端。

2.如权利要求1所述的装置，其中所述差分放大器的第一反馈路径包括可操作地耦合在所述差分放大器的第一输出端和所述差分放大器的第一输入端之间的串联布置的第一电阻器和第二电阻器，并且所述差分放大器的第二反馈路径包括可操作地耦合在所述差分放大器的第二输出端和所述差分放大器的第二输入端之间的串联布置的第三电阻器和第四电阻器。

3.如权利要求2所述的装置，其中所述第二电路被配置以提供所述偏差到所述第一电阻器和第二电阻器之间的节点或到所述第三电阻器和第四电阻器之间的节点。

4.如权利要求1所述的装置，其中所述第一电路被配置以使用负反馈环路产生所述偏差。

5.如权利要求1所述的装置，还包括：

控制逻辑电路，其中所述控制逻辑电路被配置以使所述第二电路使用逐次逼近来缩放所述偏差。

6.如权利要求1所述的装置，其中所述第二电路被配置以使用二进制加权晶体管缩放所述偏差。

7.如权利要求2所述的装置，其中所述第一电阻器比第二电阻器电阻大，并且第三电阻器比第四电阻器电阻大。

8.如权利要求1所述的装置，还包括：

控制逻辑电路，被配置以确定所述差分放大器的差模输出电压为正或为负；

其中所述控制逻辑电路被配置为当所述差分放大器的差模输出电压为负时使所述第二电路提供所述偏差到所述差分放大器的第一反馈路径，其中所述差分放大器的第一反馈路径在差分放大器的第一输出端和差分放大器的反相输入端之间；

其中所述控制逻辑电路还被配置为当所述差分放大器的差模输出电压为正时使所述第二电路提供所述偏差到所述差分放大器的第二反馈路径，其中所述差分放大器的第二反馈路径在差分放大器的第二输出端和差分放大器的非反相输入端之间。

9.如权利要求8所述的装置，其中：

所述第二电路被配置为通过N对二进制加权晶体管镜像并缩放所述偏差，

所述控制逻辑电路还被配置为当标记值是第一状态时执行第一操作，其中所述第一操作，当所述差分放大器的差模输出电压为负值时在所述第二电路中的第N对镜像和缩放所述偏差，并且当所述差模输出电压为正值时在所述第二电路中的所述第N对不镜像和缩放所述偏差，

所述控制逻辑电路还被配置为对于所述第二电路中所述N对二进制加权晶体管中的每对重复所述第一操作；

所述控制逻辑电路还被配置为当所述标记值是第二状态时执行第二操作，其中所述第二操作，当所述差分放大器的差模输出电压为正值时在所述第二电路中的所述第N对镜像和缩放所述偏差，并且当所述差分放大器的所述差模输出电压为负值时在所述第二电路中的所述第N对不镜像和缩放所述偏差，

所述控制逻辑电路还被配置为对于所述第二电路中所述N对二进制加权晶体管中的每对重复所述第二操作；

其中当所述标记值是第一状态时所述第二电路提供所述缩放的偏差到所述第一反馈路径并且当所述标记值是第二状态时所述控制逻辑电路提供所述缩放的偏差到所述第二反馈路径。