[发明专利]自对准接触部

说明书

本发明涉及自对准接触部。一种晶体管，包括衬底、在所述衬底上的间隔体对、在所述衬底上且在所述间隔体对之间的栅极电介质层、在所述栅极电介质层上且在所述间隔体对之间的栅电极层、在所述栅电极层上且在所述间隔体对之间的绝缘帽层以及邻近所述间隔体对的扩散区对。所述绝缘帽层形成蚀刻停止结构，所述蚀刻停止结构与所述栅极自对准，并且防止接触部蚀刻使所述栅电极暴露，由此防止所述栅极与所述接触部之间的短路。所述绝缘帽层能够使接触部自对准，这使得较宽接触部的初始构图对构图限制而言更加鲁棒。

本申请是申请日为2010年12月7日、发明名称为“自对准接触部”的专利申请201080054553.5的分案申请。

背景技术

在集成电路的制造中使用金属氧化物半导体(MOS)晶体管，诸如MOS场效应晶体管(MOSFET)。MOS晶体管包括诸如栅电极、栅极电介质层、间隔体等若干部件以及诸如源区和漏区等扩散区。层间电介质(ILD)通常形成在MOS晶体管之上并且覆盖扩散区。

通过接触插塞的方式对MOS晶体管进行电连接，接触插塞通常由诸如钨等金属形成。首先通过对ILD层进行构图以形成向下至扩散区的过孔来制造接触插塞。构图工艺通常是光刻工艺。接下来，将金属沉积在过孔中以形成接触插塞。通过使用同样的或类似的工艺，向下至栅电极形成分离的接触插塞。

在接触插塞的制造期间可能发生的一个问题是形成接触部到栅极短路。接触部到栅极短路是当接触插塞未对准并且与栅电极电接触时发生的短路。一种用于防止接触部到栅极短路的常规方法是通过控制定位(registration)和临界尺寸(CD)。但是不幸的是，对于具有小于或等于100纳米(nm)的栅极间距(栅极长度+间隔)的晶体管而言，对栅极和接触部尺寸的CD控制需要小于10nm，并且栅极与接触层之间的定位控制也需要小于10nm，以便实现可制造的工艺窗口(process window)。因此，对栅极的接触短路的可能性很高。随着晶体管栅极间距尺寸的进一步缩减，因为临界尺寸变得小得多，所以该问题变得更加普遍。

附图说明

图1A示出了具有正确对准的沟槽接触部的两个常规的MOS晶体管和衬底。

图1B示出了形成到MOS晶体管的扩散区的、导致接触部到栅极短路的未对准的沟槽接触部。

图2A示出了根据本发明的一个实施方式的在它们各自的金属栅电极的顶上具有绝缘帽层的两个MOS晶体管和衬底。

图2B示出了在具有绝缘帽层的本发明的两个MOS晶体管之间形成的正确对准的沟槽接触部。

图2C示出了在具有绝缘帽层的本发明的两个MOS晶体管之间形成的未对准的沟槽接触部，其中未对准未导致接触部到栅极短路。

图3A至3C示出了根据本发明的实施方式的、在置换金属栅极工艺之后形成的绝缘帽层。

图4A至4C示出了根据本发明的另一实施方式的、在置换金属栅极工艺之后形成的绝缘帽层。

图5A至5I示出了在根据本发明的实施方式的、在MOS晶体管的间隔体之上延伸的绝缘帽层的制造工艺。

图6A至6F示出了根据本发明的实施方式的、具有阶梯式剖面的金属栅电极的制造工艺。

图7A至7C示出了根据本发明的实施方式的、具有有着阶梯式剖面的金属栅电极和在间隔体之上延伸的绝缘帽层两者的MOS晶体管。

图8A至8F示出了根据本发明的实施方式的接触部侧壁间隔体。

图9A至9D示出了根据本发明的实施方式的、在金属栅电极的顶上形成绝缘帽的制造工艺。

图10A至10G示出了根据本发明的实施方式的、在沟槽接触部的顶上形成金属螺栓(stud)和绝缘间隔体的制造工艺。

具体实施方式