[发明专利]使用多重图案化制程的图案化线式特征的方法有效
申请号: | 201510085028.4 | 申请日: | 2015-02-16 |
公开(公告)号: | CN104867816B | 公开(公告)日: | 2018-07-13 |
发明(设计)人: | 袁磊;桂宗郁;H·J·莱文森 | 申请(专利权)人: | 格罗方德半导体公司 |
主分类号: | H01L21/027 | 分类号: | H01L21/027 |
代理公司: | 北京戈程知识产权代理有限公司 11314 | 代理人: | 程伟;王锦阳 |
地址: | 英属开曼群*** | 国省代码: | 开曼群岛;KY |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 开口特征 目标图案 非矩形 图案化 多重图案 矩形形状 掩模数据 整体目标 裁切 制程 间距规则 掩模图案 凹角 凹型 裁线 掩模 重迭 开口 图案 分解 | ||
1.一种图案化线式特征的方法,该方法包括:
识别用于整体目标裁切掩模的图案,所述整体目标裁切掩模用在图案化欲形成在半导体衬底上的多个线式特征,其中所述整体目标裁切掩模包括具有内、凹角的目标非矩形开口特征;
分解所述整体目标裁切掩模图案成第一次目标图案以及第二次目标图案,其中所述第一次目标图案包括对应于所述目标非矩形开口特征的第一部分、但非全部的第一矩形开口特征,以及所述第二次目标图案包括对应于所述目标非矩形开口特征的第二部分、但非全部的第二矩形开口特征,所述第一及第二矩形开口特征于对应在所述整体目标裁切掩模中的所述内、凹角的位置具有重迭的区域;
识别欲通过制造对应于所述第一及第二矩形开口特征的切口而裁切的线式特征,其中,当裁切时,裁线式特征将具有裁切端;
识别欲形成接点用以于邻近所述裁线式特征的所述裁切端的位置导电性地接触所述裁线式特征;
基于介于所述第一及第二矩形开口特征中的一者和所述接点的最接近的边缘于其中所述接点接合所述裁线式特征的意欲位置之间的间距,识别用于所述接点的接点至裁线端间距规则;
产生对应于所述第一次目标图案的第一组掩模数据;以及
产生对应于所述第二次目标图案的第二组掩模数据,其中所述第一及第二组掩模数据中的一者是基于所识别的接点至裁线端间距规则所产生。
2.根据权利要求1所述的方法,还包括提供所述第一及第二组掩模数据至掩模制造者。
3.根据权利要求1所述的方法,其中,所述目标非矩形开口特征的所述内、凹角是通过第一及第二相交线所界定,且其中所述第一矩形开口特征是通过包括对应于所述第一相交线的线性部分的线所部分地界定,并且所述第二矩形开口特征是通过包括对应于所述第二相交线的线性部分的线所部分地界定。
4.根据权利要求1所述的方法,还包括:
在所述衬底上形成所述多个线式特征;
使用对应于所述第一及第二组掩模数据中的一者的掩模形成第一图案化光阻裁切掩模;
通过执行至少一个第一蚀刻制程透过所述第一图案化光阻裁切掩模而图案化所述多个线式特征中的至少一者;
在执行所述至少一个第一蚀刻制程之后,移除所述第一图案化光阻裁切掩模;
使用对应于所述第一及第二组掩模数据中的另一者的掩模形成第二图案化光阻裁切掩模;
通过执行至少一个第二蚀刻制程透过所述第二图案化光阻裁切掩模而图案化所述多个线式特征中的至少一者;
在执行所述至少一个第二蚀刻制程之后,移除所述第二图案化光阻裁切掩模;以及
形成所述接点使得其导电性地耦合至所述图案化的多个线式特征中的一者。
5.根据权利要求1所述的方法,其中,所述多个线式特征包括栅极结构或金属线。
6.根据权利要求1所述的方法,其中,所识别的接点至裁线端间距规则是建立在无需考虑在所述整体目标裁切掩模中的所述内、凹角的内角圆化之下。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于格罗方德半导体公司,未经格罗方德半导体公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201510085028.4/1.html,转载请声明来源钻瓜专利网。
- 上一篇:具有变化栅极结构的集成电路及其制法
- 下一篇:非金属图案的制作方法
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造