[发明专利]使用多重图案化制程的图案化线式特征的方法

说明书

本案为一种使用多重图案化制程的图案化线式特征的方法，涉及识别用于使用在图案化线式特征的整体目标裁切掩模的图案，所述特征包括具有内、凹角的目标非矩形开口特征，将所述整体目标裁切掩模图案分解为第一以及第二次目标图案，其中所述第一次目标图案包含对应所述目标非矩形开口特征的第一部分、而非全部的第一矩形形状开口特征，以及所述第二次目标图案包含对应于所述目标非矩形开口特征的第二部分、而非全部的第二矩形形状开口特征，所述第一及第二开口与相邻内部、凹型角落重迭，并且产生对应于第一及第二次目标图案的第一以及第二掩模数据组，其中第一以及第二掩模数据组中的至少一者是基于所识别的接点至裁线端间距规则所产生。

技术领域

一般而言，本发明揭露相关于精致的半导体装置的制造，并且，详而言之，关于使用缝合、多重图案化裁切掩模以致能使用更紧密的接点封入间距规则而图案化线式特征的各种方法。

背景技术

光刻为使用于制造集成电路产品的基本制程其中之一。在非常高的阶层，光刻包含：(1)在材料层或是衬底上形成光或辐射敏感材料的层，例如光阻剂；(2)选择性地将辐射敏感材料曝光于由光源(例如DUV或EUV源)所产生的光，以转移由掩模或是光罩(在本文所使用上为可交换术语)所界定的图案至所述辐射敏感材料；以及(3)显影所曝光的辐射敏感材料层至以界定图案化掩模层。各种制程运作，例如蚀刻或离子植入制程，可随后透过图案化掩模层执行在材料的底层或是衬底。

当然，集成电路制造的最终目标为忠实地再现在集成电路产品上的原始电路设计。在历史上，特征尺寸以及间距(介于特征之间的间距)运用在集成电路产品中，使期望的图案可使用单一图案化光阻掩模层来形成。然而，近年来，装置尺寸以及间距已减小至现有的光刻工具，例如193nm波长浸润光刻工具，不能形成具有整体目标图案的所有特征的单一图案化掩模层这一地步。因此，装置设计者已将涉及执行多重曝光以于材料层中界定单一目标图案的技术再分类，所述技术经常称作为多重图案化方法或技术。有各种多重图案化技术。一种这样的多重图案化技术的组成为起始形成连续一维线图案，并且之后使用裁切掩模以裁切线，并形成所述线终端。连续一维线图案可由各种图案化方法形成，例如EUV蚀刻、自对准双图案化(SADP)、自对准四图案(SAQP)或是导向的自组装(DSA)。整体芯片布置随着技术进步而持续缩小，可能需要二裁切掩模或是双图案化裁切掩模以裁切线，从而形成非常密集的布置。一种发生在试着使用裁切掩模时的常见的问题为非矩形特征的内部圆角在裁切掩模中必要有巨大的接点封入距离以对于相关接点，这具有负面冲击在芯片缩小上。因此，需要减少巨大的接点封入间距规则的使用以及增加紧密接点封入间距规则的使用的解决方法。

在集成电路产品的设计中，产生整体目标图案或是设计布置以用于集成电路产品。这样的设计布置反映了各种特征将形成在半导体衬底中以及上方的位置，例如晶体管结构、接点结构、金属化层等等。为制造装置，将衬底以及各种材料层图案化(或裁切)以生产集成电路产品所期望的特征。另外，在这些制程操作期间，沟槽或是开口可形成在衬底或是一层或更多层材料层中，并且之后以另一材料填满，从而界定所述产品的期望的特征，例如形成于绝缘材料层中的先前形成的沟槽的金属线。一般而言，这样的产品逐层(以衬底本身开始)进行，直到形成集成电路的所有特征。

图1A为，用于集成电路产品的电路布置的一部分的整体目标图案10的一部分的范例。在这个例子中，整体目标图案10包括多个线式特征12，例如栅极结构、金属线等等。一般而言，并且如下文更完整的描述，整体目标图案10的产生是由起始形成连续线式特征12跨越衬底，并且之后图案化或裁切在虚线区域13所示的区域中的线式特征12，从而物理性地将连续线式特征12分离成所期望的特征，例如各别栅极结构或是各别金属线等等。