[发明专利]半导体设备

说明书

在具有嵌入其中的非易失性存储器模块的半导体设备中，提供了一种促进非易失性存储器特性评估的技术。MCU包括CPU，闪存，以及控制了对闪存的写入或擦除操作的FPCC。FPCC执行了用于对闪存执行读取或其它操作的程序，由此根据由CPU发出的命令而对闪存执行写入或其它操作。在MCU中，配置FCU以执行测试固件以评估闪存。此外，RAM均可以由CPU和FCU使用。

相关申请的交叉引用

2014年2月28日提交的日本专利申请案号2014-038799的公开内容(包括说明书、附图和摘要)在此通过引用整体并入本文。

技术领域

本公开涉及一种具有可重写的非易失性存储器模块的半导体设备，并且更具体地涉及一种用于促进对非易失性存储器特性评估的技术。

背景技术

诸如微控制器之类的半导体设备用于控制各种类型电子仪器设备并且采用在各种产品中。一些半导体设备提供具有可重写的非易失性存储器，诸如闪存。根据来自处理器的指令而执行从闪存读取数据、向闪存写入数据以及擦除数据。半导体设备的小型化已经使得对于闪存的写入和擦除操作的控制复杂化。因此，在闪存的原型阶段、在具有内部闪存的微控制单元(MCU)的开发阶段、以及在这些装置的制造阶段，对闪存特性的评估是基本必需的。

用于对诸如闪存之类的非易失性存储装置特性的评估的技术公开在例如日本未审查专利申请公开案号2007-34554(专利文献1)中。专利文献1中公开的技术涉及一种包括可写入和可擦除的非易失性存储器模块以及中央处理单元(CPU)的半导体集成电路。根据专利文献1中所述的技术，半导体集成电路具有第一操作模式和第二操作模式。在第一操作模式下，CPU顺序地执行指令以控制对非易失性存储器模块的写入和擦除操作。在第二操作模式下，本地CPU响应于由CPU发出的并且顺序地执行的指令，以控制对非易失性存储器模块的写入和擦除操作。在半导体集成电路的正常操作中，第二操作模式允许CPU以执行其它处理任务，而同时本地CPU执行对非易失性存储器模块的写入操作和其它操作，由此实现实时处理。当半导体集成电路进行对非易失性存储器模块的测试时，半导体集成电路可以选择第一操作模式和第二操作模式中的任一个。

发明内容

在专利文献1中公开的技术中，当执行通常未公开的控制操作以进行对非易失性存储器模块的测试时，本地CPU无法访问存储器模块中的数据。为了进行测试，各种设置存储在随机存取存储器(RAM)中，其在测试之前可以由CPU访问。用户选择第一操作模式以存储将要由CPU运行的程序以及用于评估RAM中非易失性存储器模块的各种设置、替换程序、以及根据多个测试项目而评估非易失性存储器模块。

然而，由于CPU是根据专利文献1中公开的技术执行测试程序以评估非易失性存储器模块的一个装置，因此需要根据CPU而开发测试程序。

此外，由于用于非易失性存储器模块的测试是复杂的，测试程序的开发是必需的，因此例如每次开发了包括非易失性存储器模块的MCU，导致开发成本增大。在该情形下，需要用于促进对非易失性存储器模块特性进行评估的技术。

从本说明书和附图中的以下描述将使得本发明的其它问题和创新性特征变得明确。

根据一个实施例的半导体设备包括主处理器，可重写的非易失性存储器，以及控制对非易失性存储器的写入和擦除操作的存储器控制器。存储器控制器存储用于根据从主处理器发出的命令执行对非易失性存储器的读取/写入/擦除操作的控制程序，并且执行控制程序以执行对非易失性存储器的读取/写入/擦除操作。半导体设备被配置成使得存储器控制器执行测试固件以用于评估非易失性存储器。

根据一个实施例的被配置成包括CPU、可重写非易失性存储器模块和用于非易失性存储器的控制器的半导体设备允许非易失性存储器模块的控制器以执行测试固件，由此实现独立于CPU的测试固件的开发。这些测试固件可以与CPU相关的测试固件相比更易于开发。